半导体器件的制备方法及半导体器件技术

本申请提供一种半导体器件的制备方法及半导体器件，所述方法包括：步骤S1，提供一衬底，其上形成有栅极结构和隔离结构，衬底分为第一区域和第二区域；步骤S2，形成第一侧墙材料层，覆盖栅极结构和隔离结构；步骤S3，形成第二侧墙材料层，覆盖第一侧墙材料层；步骤S4，去除位于第二区域的第二侧墙材料层；步骤S5，重复实施步骤S3和步骤S4，直至在第一区域形成的第二侧墙材料层的厚度和第一侧墙材料层的厚度的总和满足位于第一区域的栅极结构两侧的侧墙的预设厚度的要求；步骤S6，刻蚀第二侧墙材料层和第一侧墙材料层。通过调节在衬底的不同区域形成的第二侧墙材料层的厚度，可以在不同区域形成厚度不同的栅极侧墙，降低器件漏电。电。电。

【技术实现步骤摘要】
半导体器件的制备方法及半导体器件


[0001]本申请涉及半导体
，具体涉及一种半导体器件的制备方法及半导体器件。

技术介绍

[0002]为适应芯片功能的多样化发展，同一套制造工艺集成了很多不同器件，并且不同器件出于功耗、性能以及不同运用端需求的设计，会采用不同的工作电压。因此，从制造工艺角度，需要对栅氧和器件尺寸进行调整，以保证不同器件在预定的工作电压下正常工作。
[0003]集成电路工艺制造中一种很常规的做法，比如双栅工艺(Dual gate process)，可以区分逻辑器件(Core device)和输入输出器件(IO device)，这两种器件的工作电压分别为0.9V/2.5V，均属于低压范畴。然而，在面板驱动芯片中，需要用到8V中压器件，因此需要考虑如何降低8V这种相对高的压力所引入的栅诱导漏极泄漏电流(即GIDL漏电)。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本申请的目的在于提供一种半导体器件的制备方法及半导体器件，用于解决现有技术中具有相对高的工作电压的器件的GIDL漏电偏大的问题。
[0005]为实现上述目的及其它相关目的，本申请提供一种半导体器件的制备方法及半导体器件。
[0006]第一方面，本申请实施例提供了一种半导体器件的制备方法，包括：
[0007]步骤S1，提供一衬底，衬底上形成有栅极结构和隔离结构，隔离结构将衬底分为第一区域和第二区域；
[0008]步骤S2，在衬底上形成第一侧墙材料层，覆盖栅极结构和隔离结构；<br/>[0009]步骤S3，在衬底上形成第二侧墙材料层，覆盖第一侧墙材料层；
[0010]步骤S4，去除位于第二区域的第二侧墙材料层；
[0011]步骤S5，重复实施步骤S3和步骤S4，直至在第一区域形成的第二侧墙材料层的厚度和第一侧墙材料层的厚度的总和满足后续形成的位于第一区域的栅极结构两侧的侧墙的预设厚度的要求；
[0012]步骤S6，刻蚀第二侧墙材料层和第一侧墙材料层，形成分别位于第一区域的栅极结构两侧的侧墙和位于第二区域的栅极结构两侧的侧墙，位于第一区域的栅极结构两侧的侧墙的宽度大于位于第二区域的栅极结构两侧的侧墙的宽度。
[0013]优选的，根据位于第一区域的栅极结构的两侧形成的侧墙的预设厚度，确定重复实施步骤S3和步骤S4的次数。
[0014]优选的，每次实施步骤S3形成的第二侧墙材料层的最大厚度不能超过第二区域上形成的栅极结构之间间距的二分之一与第一侧墙材料层的厚度相减得到的差值。
[0015]优选的，第一区域上形成的器件的工作电压高于第二区域上形成的器件的工作电
压。
[0016]优选的，采用化学气相沉积、物理气相沉积或者原子层沉积工艺形成第一侧墙材料层和第二侧墙材料层。
[0017]优选的，第二侧墙材料层的材料和第一侧墙材料层的材料不同，以保证两者具有不同的刻蚀速率。
[0018]优选的，第一侧墙材料层的材料为氮化硅。
[0019]优选的，第二侧墙材料层的材料为采用臭氧和四乙氧基硅烷作为前体形成的氧化硅。
[0020]优选的，步骤S4包括：在第二侧墙材料层上旋涂光刻胶；利用掩模板对该光刻胶进行图案化形成图案化光刻胶层；利用该图案化光刻胶层对露出的第二侧墙材料层进行刻蚀，去除位于第二区域的第二侧墙材料层；刻蚀结束后，去除该图案化光刻胶层。
[0021]优选的，采用浓硫酸和双氧水的混合溶液去除该图案化光刻胶层。
[0022]优选的，步骤S4中的刻蚀为湿法刻蚀。
[0023]优选的，该湿法刻蚀的腐蚀液为氢氟酸。
[0024]优选的，步骤S6中的刻蚀为干法刻蚀。
[0025]第二方面，本申请实施例提供了一种采用上述半导体器件的制备方法制备的半导体器件。
[0026]如上所述，本申请提供的半导体器件的制备方法及半导体器件，具有以下有益效果：通过调节在衬底的不同区域形成的第二侧墙材料层的厚度，可以在不同区域制备的器件栅极两侧形成厚度不同的侧墙，以满足更多具有较高工作电压的器件降低漏电的需要。
附图说明
[0027]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
[0028]图1显示为本申请实施例提供的半导体器件的制备方法的流程图；
[0029]图2A
‑
图2F显示为本申请实施例提供的半导体器件的制备方法中，各步骤完成后形成的器件剖面结构示意图；
[0030]图3显示为采用本申请实施例提供的半导体器件的制备方法制备的半导体器件中具有相对高的工作电压的器件的GIDL漏电得到改善的数据分析图。
具体实施方式
[0031]以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其它优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0032]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普
通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0033]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0034]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0035]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0036]在集成电路工艺制造中，同一芯片上集成了具有不同工作电压的器件。在现有工艺中，具有不同工作电压的器件的栅极两侧的侧墙的宽度是相同的，但是，对于中压器件而言，会出现较大的GIDL漏电，导致器件性能的下降。
[0037]为了解决这一问题，本申请提供一种半导体器件的制备方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述半导体器件的制备方法包括：步骤S1，提供一衬底，所述衬底上形成有栅极结构和隔离结构，所述隔离结构将所述衬底分为第一区域和第二区域；步骤S2，在所述衬底上形成第一侧墙材料层，覆盖所述栅极结构和所述隔离结构；步骤S3，在所述衬底上形成第二侧墙材料层，覆盖所述第一侧墙材料层；步骤S4，去除位于所述第二区域的第二侧墙材料层；步骤S5，重复实施所述步骤S3和所述步骤S4，直至在所述第一区域形成的所述第二侧墙材料层的厚度和所述第一侧墙材料层的厚度的总和满足后续形成的位于所述第一区域的栅极结构两侧的侧墙的预设厚度的要求；步骤S6，刻蚀所述第二侧墙材料层和所述第一侧墙材料层，形成分别位于所述第一区域的栅极结构两侧的侧墙和位于所述第二区域的栅极结构两侧的侧墙，所述位于所述第一区域的栅极结构两侧的侧墙的宽度大于所述位于所述第二区域的栅极结构两侧的侧墙的宽度。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，根据位于所述第一区域的栅极结构的两侧形成的侧墙的预设厚度，确定重复实施所述步骤S3和所述步骤S4的次数。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，每次实施所述步骤S3形成的所述第二侧墙材料层的最大厚度不能超过所述第二区域上形成的栅极结构之间间距的二分之一与所述第一侧墙材料层的厚度相减得到的差值。4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一区域上形成的器件的工作电压高于所述第二区域上形成的器件的工作电压。5.根据权利要求1所述...

【专利技术属性】
技术研发人员：王奇伟，张志刚，詹曜宇，黄康，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：