半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层以及贯穿所述牺牲层和沟道层并延伸至所述半导体衬底中的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；衬边氧化层，位于所述第一沟槽和第二沟槽的侧壁和底部；填充氧化层，位于所述第一沟槽和第二沟槽中，所述衬边氧化层和填充氧化层的顶面与所述半导体衬底顶面共面，所述第一沟槽和第二沟槽中的填充氧化层的高度差小于250埃。本申请提供一种半导体结构及其形成方法，可以降低GAA器件不同沟槽中的氧化硅表面形貌和高度差异。不同沟槽中的氧化硅表面形貌和高度差异。不同沟槽中的氧化硅表面形貌和高度差异。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在环栅(Gate All Around，GAA)器件的工艺设计中，ST I沟槽回刻工艺与鳍片高度直接相关，会影响最终的栅极高度、沟道释放位置，其高度、形貌非常重要。工艺要求回刻的氧化硅界面越平整，不同沟槽尺寸的各个图形位置的氧化硅高度差异越小越好。现有工艺中氧化硅表面的形貌是非平整的弧形界面。回刻工艺中不同沟槽尺寸位置的刻蚀损失不同，当窄沟槽位置回刻到位时宽沟槽通常会有过刻的情况。回刻工艺前必须经过化学机械研磨工艺，化学机械研磨工艺固有的研磨差别会放大初始位置不同位置氧化硅的高度差，使得最终不同沟槽宽度的氧化硅高度和形貌差别被进一步放大。
[0003]因此，有必要提供更有效、更可靠的技术方案，降低GAA器件不同沟槽中的氧化硅表面形貌和高度差异。

技术实现思路

[0004]本申请提供一种半导体结构及其形成方法，可以降低GAA器件不同沟槽中的氧化硅表面形貌和高度差异。
[0005]本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层、位于所述牺牲层和沟道层上的垫氧层以及贯穿所述垫氧层、牺牲层和沟道层并延伸至所述半导体衬底中的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；在所述第一沟槽和第二沟槽的侧壁和底部形成衬边氧化层；在所述第一沟槽和第二沟槽中形成填充氧化层，所述填充氧化层的顶面与所述垫氧层的顶面共面；执行第二刻蚀工艺去除所述垫氧层和高于所述牺牲层和沟道层表面的部分填充氧化层，所述第二刻蚀工艺的刻蚀时间大于6秒；执行第三刻蚀工艺刻蚀所述衬边氧化层和填充氧化层使所述衬边氧化层和填充氧化层的顶面与所述半导体衬底顶面共面，所述第一沟槽和第二沟槽中的填充氧化层的高度差小于250埃。
[0006]在本申请的一些实施例中，所述垫氧层的厚度大于100埃。
[0007]在本申请的一些实施例中，所述第二刻蚀工艺的工艺参数包括：刻蚀剂包括HF和NH3；刻蚀温度为40至45摄氏度。
[0008]在本申请的一些实施例中，所述衬边氧化层的厚度大于30埃。
[0009]在本申请的一些实施例中，形成所述衬边氧化层的方法为原子层沉积工艺。
[0010]在本申请的一些实施例中，所述第三刻蚀工艺为各向同性干法刻蚀，所述衬边氧化层和所述填充氧化层在所述第三刻蚀工艺中的刻蚀速率差小于48nm/min。
[0011]在本申请的一些实施例中，所述第三刻蚀工艺的工艺参数包括：刻蚀剂包括HF和NH3；刻蚀温度为40至45摄氏度；刻蚀时间为25至35秒。
[0012]在本申请的一些实施例中，形成所述填充氧化层的方法包括：所述垫氧层表面还
形成有硬掩膜层，所述硬掩膜层顶面和侧面也形成有所述衬边氧化层，在所述第一沟槽和第二沟槽中以及所述衬边氧化层表面形成填充氧化层；使用化学机械研磨工艺研磨所述填充氧化层使所述填充氧化层的顶面与所述硬掩膜层顶面共面并且去除所述硬掩膜层顶面的衬边氧化层；执行第一刻蚀工艺刻蚀所述填充氧化层和衬边氧化层使所述衬边氧化层和填充氧化层的顶面与所述垫氧层顶面共面。
[0013]在本申请的一些实施例中，所述第一刻蚀工艺的工艺参数包括：刻蚀剂包括HF和NH3；刻蚀温度为40至45摄氏度；刻蚀时间为35至45秒。
[0014]本申请的另一个方面提供一种采用如上述所述的半导体结构的形成方法形成的半导体结构，包括：半导体衬底，所述半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层以及贯穿所述牺牲层和沟道层并延伸至所述半导体衬底中的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；衬边氧化层，位于所述第一沟槽和第二沟槽的侧壁和底部；填充氧化层，位于所述第一沟槽和第二沟槽中，所述衬边氧化层和填充氧化层的顶面与所述半导体衬底顶面共面，所述第一沟槽和第二沟槽中的填充氧化层的高度差小于250埃。
[0015]本申请提供一种半导体结构及其形成方法，可以降低GAA器件不同沟槽中的氧化硅表面形貌和高度差异。
附图说明
[0016]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。
[0017]其中：
[0018]图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0019]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0020]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0021]图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。
[0022]参考图1所示，提供半导体衬底100，所述半导体衬底100表面形成有若干依次堆叠的牺牲层110和沟道层120、位于所述牺牲层110和沟道层120上的垫氧层130以及贯穿所述垫氧层130、牺牲层110和沟道层120并延伸至所述半导体衬底100中的第一沟槽141和第二沟槽142，所述第二沟槽142的宽度大于所述第一沟槽141的宽度。
[0023]在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如
硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。
[0024]在本申请的一些实施例中，所述牺牲层110的材料例如为硅锗，所述沟道层120的材料例如为硅。
[0025]在本申请的一些实施例中，所述牺牲层110和所述沟道层120的堆叠数量为多层，本实施例中仅以两层牺牲层110和两层沟道层120作为示范。
[0026]在本申请的一些实施例中，所述垫氧层130的材料为氧化硅。形成所述垫氧层130的方法包括化学气相沉积工艺或物理气相沉积工艺等。
[0027]在本申请的一些实施例中，所述垫氧层130的厚度大于100埃。本申请的技术方案中所述垫氧层130的厚度大于常规工艺中垫氧层的厚度(50埃左右)。增加垫氧层的厚度可以在后续刻蚀去除垫氧层130以及刻蚀填充氧化层时具有更多缓冲时间，提高填充氧化层表面的形貌平坦度以及不同尺寸沟槽中的填充氧化层表面高度差。
[0028]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层、位于所述牺牲层和沟道层上的垫氧层以及贯穿所述垫氧层、牺牲层和沟道层并延伸至所述半导体衬底中的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；在所述第一沟槽和第二沟槽的侧壁和底部形成衬边氧化层；在所述第一沟槽和第二沟槽中形成填充氧化层，所述填充氧化层的顶面与所述垫氧层的顶面共面；执行第二刻蚀工艺去除所述垫氧层和高于所述牺牲层和沟道层表面的部分填充氧化层，所述第二刻蚀工艺的刻蚀时间大于6秒；执行第三刻蚀工艺刻蚀所述衬边氧化层和填充氧化层使所述衬边氧化层和填充氧化层的顶面与所述半导体衬底顶面共面，所述第一沟槽和第二沟槽中的填充氧化层的高度差小于250埃。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述垫氧层的厚度大于100埃。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数包括：刻蚀剂包括HF和NH3；刻蚀温度为40至45摄氏度。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬边氧化层的厚度大于30埃。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述衬边氧化层的方法为原子层沉积工艺。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第三刻蚀工艺为各向同性干法刻蚀，所述衬边氧化层和所述填充氧化层在所述第三刻蚀工艺中的刻蚀速率差小于48nm/min。7.如权...

【专利技术属性】
技术研发人员：任烨，武咏琴，
申请(专利权)人：北京知识产权运营管理有限公司，
类型：发明
国别省市：