半导体装置及其制造方法制造方法及图纸

本公开涉及半导体装置及其制造方法。在半导体装置的制造方法中，形成鳍结构，鳍结构具有交替堆叠于基底上方的第一半导体层及第二半导体层；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构未被牺牲栅极结构覆盖的源极/漏极区，进而形成源极/漏极空间；在源极/漏极空间的底部处形成隔离区；在源极/漏极空间中的隔离区上方形成源极/漏极外延层，以及在源极/漏极外延层与基底之间的隔离区中产生空隙区，使得源极/漏极区和基底之间产生电性隔离。得源极/漏极区和基底之间产生电性隔离。得源极/漏极区和基底之间产生电性隔离。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本公开实施例是有关于半导体技术，且特别是有关于半导体装置及其制造方法。

技术介绍

[0002]随着半导体产业追求更高装置密度、更高效能及更低成本的过程中进入了纳米技术制程节点，制造及设计方面的挑战导致了三维设计的发展，例如多栅极场效晶体管(field effect transistor，FET)，多栅极场效晶体管包含鳍式场效晶体管(fin FET，FinFET)及全绕式栅极(gate
‑
all
‑
around，GAA)场效晶体管。电流可能从鳍式场效晶体管或全绕式栅极场效晶体管的源极或漏极泄漏至鳍式场效晶体管或全绕式栅极场效晶体管下方的基底，且可能导致电力损失，并且还可能使基底和在基底中制造的电子装置升温。在整个基底区域中，使用绝缘层上覆硅(silicon on insulator，SOI)基底来形成电流的阻障，以从基底的顶部移动到基底的底部，并防止/减少从鳍式场效晶体管或全绕式栅极场效晶体管的源极或漏极的漏电流。绝缘层上覆硅基底很昂贵，并且强烈推荐进行局部隔离，例如在源极或漏极下。

技术实现思路

[0003]在一些实施例中，提供半导体装置的制造方法，此方法包含形成鳍结构，鳍结构具有交替堆叠于基底上方的多个第一半导体层及多个第二半导体层；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构未被牺牲栅极结构覆盖的源极/漏极区，进而形成源极/漏极空间；在源极/漏极空间的底部处形成隔离区；在源极/漏极空间中的隔离区上方形成源极/漏极外延层；以及在源极/漏极外延层与基底之间的隔离区中产生空隙区。
[0004]在一些实施例中，提供半导体装置的制造方法，此方法包含形成鳍结构，鳍结构具有交替堆叠的多个第一半导体层及多个第二半导体层；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构未被牺牲栅极结构覆盖的源极/漏极区，进而形成源极/漏极空间；通过横向蚀刻通过源极/漏极空间的多个第一半导体层，在多个第一半导体层与源极/漏极空间相交的每个第一半导体层的末端形成多个空腔；在多个第一半导体层的多个空腔中形成介电材料制成的内部间隙壁；在源极/漏极区的底部处形成电性隔离区，其中电性隔离区产生电性阻障；以及在源极/漏极空间中的电性隔离区上方形成掺杂源极/漏极外延层。
[0005]在另外一些实施例中，提供半导体装置，半导体装置包含多个半导体纳米结构，设置于基底上方；电性隔离区，包括设置于源极/漏极区中的该基底上方的空隙；源极/漏极外延层，接触多个半导体纳米结构，并设置于源极/漏极区中的电性隔离区上方，其中源极/漏极外延层设置于空隙上方；栅极介电层，设置于多个半导体纳米结构的每个通道区上并环绕多个半导体纳米结构的每个通道区；以及栅极电极层，设置于栅极介电层上，并环绕多个半导体纳米结构的每个通道区。
附图说明
[0006]根据以下的详细说明并配合所附图式可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
[0007]图1A、图1B、图1C和图1D显示半导体场效晶体管装置的各种视图。图1A为沿X方向(源极/漏极方向)的剖面示意图。图1B为对应图1A的Y1
‑
Y1的剖面示意图，图1C为对应图1A的Y2
‑
Y2的剖面示意图，而图1D为对应图1A的Y3
‑
Y3的剖面示意图。
[0008]图2显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0009]图3显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0010]图4A和图4B显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0011]图5显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0012]图6显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0013]图7显示制造半导体全绕式栅极场效晶体管装置的一个或多个阶段。
[0014]图8A、图8B、图8C、图8D、图8E、图8F、图8G和图8H显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0015]图9A、图9B、图9C、图9D、图9E、图9F、图9G和图9H显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0016]图10A、图10B、图10C、图10D、图10E和图10F显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0017]图11A、图11B、图11C、图11D、图11E、图11F、图11G、图11H和图11I显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0018]图12A、图12B、图12C、图12D、图12E、图12F、图12G、图12H和图12I显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0019]图13A、图13B、图13C和图13D显示依据本公开一实施例，制造半导体全绕式栅极场效晶体管装置的各阶段。
[0020]图14显示依据本公开一些实施例，用于产生半导体装置的制程的流程图。
[0021]其中，附图标记说明如下：
[0022]10：基底
[0023]11：基部
[0024]12：区域
[0025]15：隔离绝缘层
[0026]20：第一半导体层
[0027]21：源极/漏极空间
[0028]22：空腔
[0029]25：第二半导体层
[0030]26：通道区
[0031]28：源极/漏极区
[0032]29：鳍结构
[0033]30：第一绝缘层
[0034]31：第二绝缘层
[0035]32：气体植入绝缘层
[0036]33，36：顶层
[0037]34：第三绝缘层
[0038]35：内部间隙壁
[0039]38：部分
[0040]40：牺牲栅极结构
[0041]41：牺牲栅极介电层
[0042]42：牺牲栅极电极层
[0043]43：垫氮化硅层
[0044]44：氧化硅遮罩层
[0045]45：侧壁间隙壁
[0046]49：基部外延层
[0047]50：源极/漏极外延层
[0048]68：蚀刻停止层
[0049]70：层间介电层
[0050]72：导电接触层
[0051]75：导电接触插塞
[0052]82：栅极介电层
[0053]84：栅极电极层
[0054]150：电性隔离区
[0055]710，720，810A，810B，810C，810D，810E，810F，810G，810H，820A，820B，820C，820D，820E，820F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，包括：形成一鳍结构，该鳍结构具有交替堆叠于一基底上方的多个第一半导体层及多个第二半导体层；在该鳍结构上方形成一牺牲栅极结构；蚀刻该鳍结构未被该牺牲栅极结构覆盖的一源极/漏极区，进而形成一源极/漏极空间；在该源极/漏极空间的底部处形成一隔离区；在该源极/漏极空间中的该隔离区上方形成一源极/漏极外延层；以及在该源极/漏极外延层与该基底之间的该隔离区中产生一空隙区。2.如权利要求1所述的半导体装置的制造方法，其中形成该隔离区的步骤更包括：在该隔离区中形成一介电区，其中该空隙区产生于该源极/漏极外延层与该介电区之间。3.如权利要求1所述的半导体装置的制造方法，其中形成该隔离区的步骤更包括：在该隔离区中形成一绝缘层，其中该空隙区产生于该源极/漏极外延层与该绝缘层之间。4.如权利要求1所述的半导体装置的制造方法，更包括：在该源极/漏极空间的底部处设置一介电层，其中该源极/漏极外延层形成于该介电层上方，且该空隙区产生于该介电层与该源极/漏极外延层之间。5.如权利要求4所述的半导体装置的制造方法，其中该隔离区包括该介电层及该空隙区。6.如权利要求1所述的半导体装置的制造方法，其中形成该隔离区的步骤更包括：在该隔离区中的一未掺杂外延层上方形成一绝缘层，其中该空隙区产生于该源极/漏极外延层与该绝缘层之间。7.如权利要求1所述的半导体装置的制造方法，其中形成该隔离区的步骤更包括：在该隔离区中形...

【专利技术属性】
技术研发人员：李宗霖，林大文，叶致锴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：