半导体封装结构及其形成方法技术

本申请实施例提供一种半导体封装结构及其形成方法，该封装结构包括：第一芯片，所述第一芯片包括第一接触结构以及与所述第一接触结构电连接的第一硅通孔；所述第一芯片的背面具有沟槽，所述沟槽暴露所述第一接触结构；第二芯片，所述第二芯片包括第二接触结构；所述第一芯片和所述第二芯片通过所述第一接触结构与所述第二接触结构键合，构成具有空气隙的所述封装结构。所述封装结构。所述封装结构。

【技术实现步骤摘要】
半导体封装结构及其形成方法


[0001]本申请涉及半导体
，涉及但不限于一种半导体封装结构及其形成方法。

技术介绍

[0002]随着人们对电子产品的要求向小型化、多功能化的方向发展，封装也向着高密度、高集成化的方向发展，对应的集成电路产品从二维转向三维。目前，在三维集成电路产品的先进封装工艺中，通常采用热压键合/非导电膜(Thermal
‑
compression Bonding
‑
Non Conductive Film，TCB
‑
NCF)技术来实现多层芯片的堆叠。其中，非导电膜用于释放热压键合过程中芯片之间的应力，这也是高带宽内存(High Band width Memory，HBM)产品的主流技术路线。但TCB
‑
NCF技术存在许多缺点与不足，例如NCF填充过程中易产生孔洞；易导致微凸块焊接不良等，从而影响封装结构的强度和密闭性。

技术实现思路

[0003]有鉴于此，本申请实施例提供一种半导体封装结构及其形成方法
[0004]第一方面，本申请实施例提供一种半导体封装结构，包括：第一芯片，所述第一芯片包括第一接触结构以及与所述第一接触结构电连接的第一硅通孔；所述第一芯片的背面具有沟槽，所述沟槽暴露所述第一接触结构；第二芯片，所述第二芯片包括第二接触结构；所述第一芯片和所述第二芯片通过所述第一接触结构与所述第二接触结构键合，构成具有空气隙的所述封装结构。
[0005]在一些实施例中，所述第一接触结构和所述第二接触结构均间隔设置，每一所述第一接触结构对应连接于一个所述第二接触结构。
[0006]在一些实施例中，朝向所述第一接触结构的部分所述第一硅通孔的周围设有阻挡层，所述阻挡层与部分第一衬底共同构成部分所述第一硅通孔的侧墙结构，所述侧墙结构间隔设置于所述沟槽内。
[0007]在一些实施例中，所述第一接触结构为第一焊垫，所述第二接触结构为凸块或第二焊垫中的一种。
[0008]在一些实施例中，当所述第二接触结构为第二焊垫时，所述侧墙结构还覆盖所述第一接触结构，所述空气隙形成于所述侧墙结构的周围。
[0009]在一些实施例中，当所述第二接触结构为凸块时，所述空气隙形成于所述侧墙结构、所述第一接触结构及所述凸块的周围。
[0010]在一些实施例中，所述第一芯片背面除所述沟槽暴露的所述第一衬底、所述侧墙结构及所述第一接触结构外的其余所述第一衬底顶面覆盖有保护层，且所述空气隙的顶面与所述保护层顶面齐平。
[0011]在一些实施例中，当所述第二接触结构为凸块时，所述保护层的顶面高于所述侧墙结构的顶面。
[0012]在一些实施例中，所述第一芯片的正面还包括第三接触结构，所述第三接触结构
与所述第一硅通孔朝向所述第一芯片正面方向的表面电连接。
[0013]在一些实施例中，所述第二芯片与至少两个所述第一芯片键合形成堆叠封装结构。
[0014]第二方面，本申请实施例还提供一种半导体封装结构的形成方法，包括：形成第一芯片，所述第一芯片包括第一接触结构以及与所述第一接触结构电连接的第一硅通孔；所述第一芯片的背面具有沟槽，所述沟槽暴露所述第一接触结构；形成第二芯片，所述第二芯片包括第二接触结构；将所述第一芯片和所述第二芯片通过所述第一接触结构和所述第二接触结构键合，以形成具有空气隙的所述封装结构。
[0015]在一些实施例中，所述形成第一芯片，包括：提供第一初始芯片，所述第一初始芯片包括第一衬底结构及所述第一硅通孔，所述第一硅通孔间隔设置；刻蚀所述第一初始芯片背面的部分所述第一初始衬底结构以形成初始沟槽，所述初始沟槽暴露部分所述第一硅通孔；沉积初始阻挡层，所述初始阻挡层覆盖所述第一初始衬底结构及部分所述第一硅通孔；刻蚀所述初始阻挡层，以暴露所述第一硅通孔朝向所述第一初始芯片背面方向的顶表面；在所述第一硅通孔的顶表面形成所述第一接触结构；刻蚀剩余的所述初始阻挡层以及部分所述第一初始衬底结构以形成所述沟槽。
[0016]在一些实施例中，所述形成第二芯片，包括：提供第二初始芯片，其中，所述第二初始芯片包括第二衬底结构；在所述第二初始芯片的正面沉积第二初始阻挡层，所述第二初始阻挡层覆盖所述第二衬底结构；刻蚀所述第二初始阻挡层以形成开口，在所述开口内形成所述第二接触结构。
[0017]在一些实施例中，将所述第一芯片和所述第二芯片通过所述第一接触结构和所述第二接触结构进行混合键合或微凸块键合，以形成具有空气隙的所述封装结构。
[0018]在一些实施例中，所述第一芯片的正面形成有第三初始阻挡层，刻蚀所述第三初始阻挡层以暴露所述第一硅通孔朝向所述第一芯片正面方向的表面，在所述第一硅通孔朝向所述第一芯片正面方向的表面形成第三接触结构，所述第三接触结构与所述第一硅通孔电连接。
[0019]在一些实施例中，将所述第二芯片与至少两个所述第一芯片键合形成堆叠封装结构。
[0020]本申请实施例中，由于第一芯片的背面具有沟槽，因此，在第一芯片和第二芯片键合的过程中，可以利用第一芯片中的沟槽释放键合过程中的应力，从而使得键合过程可以不使用非导电膜，进而解决由于使用非导电膜而使得在键合过程中出现的孔洞、焊接不良等问题。同时，由于空气隙的介电系数较低，因此，能够有效避免硅通孔之间发生短接和串扰。此外，由于空气隙的存在，也使得半导体封装结构内的热量能够及时扩散到沟槽气隙，从而能够快速将热量散出，进而提高了器件性能。
附图说明
[0021]图1A至图2B为本申请实施例提供的一种半导体封装结构的示意图；
[0022]图2C为图2A中沿E
‑
E剖切得到的结构示意图；
[0023]图2D为图2A中D区域的放大图；
[0024]图3为本申请实施例提供的一种半导体封装结构的形成方法的流程示意图；
[0025]图4A至图4I为本申请实施例提供的一种第一芯片的形成过程中的结构示意图；
[0026]图5A至图5D为本申请实施例提供的一种第二芯片的形成过程中的结构示意图；
[0027]图6A至图7为本申请实施例提供的另一种半导体封装结构的示意图。
具体实施方式
[0028]下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
[0029]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0030]在附图中，为了清楚，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：第一芯片，所述第一芯片包括第一接触结构以及与所述第一接触结构电连接的第一硅通孔；所述第一芯片的背面具有沟槽，所述沟槽暴露所述第一接触结构；第二芯片，所述第二芯片包括第二接触结构；所述第一芯片和所述第二芯片通过所述第一接触结构与所述第二接触结构键合，构成具有空气隙的所述封装结构。2.根据权利要求1所述的封装结构，其特征在于，所述第一接触结构和所述第二接触结构均间隔设置，每一所述第一接触结构对应连接于一个所述第二接触结构。3.根据权利要求2所述的封装结构，其特征在于，朝向所述第一接触结构的部分所述第一硅通孔的周围设有阻挡层，所述阻挡层与部分第一衬底共同构成部分所述第一硅通孔的侧墙结构，所述侧墙结构间隔设置于所述沟槽内。4.根据权利要求3所述的封装结构，其特征在于，所述第一接触结构为第一焊垫，所述第二接触结构为凸块或第二焊垫中的一种。5.根据权利要求4所述的封装结构，其特征在于，当所述第二接触结构为第二焊垫时，所述侧墙结构还覆盖所述第一接触结构，所述空气隙形成于所述侧墙结构的周围。6.根据权利要求4所述的封装结构，其特征在于，当所述第二接触结构为凸块时，所述空气隙形成于所述侧墙结构、所述第一接触结构及所述凸块的周围。7.根据权利要求5或6中所述的封装结构，其特征在于，所述第一芯片背面除所述沟槽暴露的所述第一衬底、所述侧墙结构及所述第一接触结构外的其余所述第一衬底顶面覆盖有保护层，且所述空气隙的顶面与所述保护层顶面齐平。8.根据权利要求7中所述的封装结构，其特征在于，当所述第二接触结构为凸块时，所述保护层的顶面高于所述侧墙结构的顶面。9.根据权利要求1中所述的封装结构，其特征在于，所述第一芯片的正面还包括第三接触结构，所述第三接触结构与所述第一硅通孔朝向所述第一芯片正面方向的表面电连接。10.根据权利要求9中所述的封装结构，其特征在于，所述第二芯片与至少两个所述第一芯片键合形成堆叠封装结构。11.一种半导体封装结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：毛宇，庄凌艺，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：