半导体制造方法技术

本发明专利技术公开一种半导体制造方法，步骤为：在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。本发明专利技术通过形成所述第二氧化层以及所述氮化物，使得所述第二氧化层以及氮化物形成的绝缘厚度加厚，可以防止在刻蚀第二氧化层过程中，由于刻蚀速度过快导致过度刻蚀掉所述第一层氧化层，避免形成自对准硅化物时，自对准硅化物向控制栅扩散，从而避免了控制栅经过该自对准硅化物与所述源极、漏极之间漏电的产生，提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及一种制造方法，尤其涉及一种。
技术介绍
氧化物_氮化物(ON)的介质结构广泛应用在存储类的半导体器件结构里，主要用 于提高数据保持能力，以及用来阻止在刻蚀工艺过程中对器件损害。通常这类半导体器件结构为了降低漏极(drain)与源极(source)的寄生电阻 (sheetresistance)而增加了 Silicide (硅化物)制程，为了降低栅极的寄生电阻而增加了 Polycide (多晶硅化物)制程，在更先进的制程中把Silicide与Polycide —起制造，而发 展出既能降低栅极电阻，又能降低源漏电阻的SaliCide(自对准硅化物)制程。应用在salicide工艺中最常见的材料为Ti (钛)和Co (钴)，经过反应后形成硅化 物TiSi2 (硅化钛)或者CoSi2 (硅化钴)，由于CoSi2的电阻特性更低，所以一般在0. 25um 以下的半导体制程工艺里，均利用钴金属作为Salicide的材料。但是由于钴金属极容易与 氧进行反应形成氧化物而造成电阻增加，因此在沉积钴之前需要将表面的氧化物去除并清 洗干净。请参阅图1以及图2，由于在沉积钴形成自对准硅化物9之前需要先进行刻蚀去除 绝缘层7外侧的氧化物和清洗，导致在该去除以及清洗工艺过程中会刻蚀到部分第一层氧 化层8，其结果如图1所示，使得后续的自对准硅化物9制程在沉积过程中，自对准硅化物9 向控制栅6扩散，如图2所示，造成漏极2和控制栅6、源极3和控制栅6产生漏电流，严重 影响记忆单元的资料保存能力，从而导致器件性能的下降。
技术实现思路
本专利技术要解决的技术问题是提供一种，防止自对准硅化物向控制 栅扩散。为解决上述技术问题，本专利技术提供的，包括如下步骤在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。进一步的，在控制栅侧壁形成第一氧化层之前的步骤包括提供一半导体基体；在半导体基体有源区之间的隔离区内刻蚀形成浅沟道隔离；在半导体基体有源区表面上形成控制栅绝缘层；在所述控制栅绝缘层上形成控制栅；在控制栅绝缘层以及控制栅两侧的半导体基体内形成源区和漏区。进一步的，所述绝缘层为氮化物，优选地，所述氮化物为氮化硅。进一步的，所述第一氧化层以及第二氧化层为硅氧化物。进一步的，所述硅氧化物为二氧化硅。本专利技术通过形成所述第二氧化层以及所述氮化物，使得所述第二氧化层以及氮化 物形成的绝缘厚度加厚，可以防止在刻蚀第二氧化层过程中，由于刻蚀速度过快导致过度 刻蚀掉所述第一层氧化层，避免形成自对准硅化物时，自对准硅化物向控制栅扩散，从而避 免了控制栅经过该自对准硅化物与所述源极、漏极之间漏电的产生，提高了器件的性能。附图说明图1为现有自对准硅化物阻挡层去除后的截面示意图；图2为现有自对准硅化物形成的截面示意图；图3为本专利技术实施例中形成氮化物的截面示意图；图4为本专利技术实施例中形成第二氧化层的截面示意图；图5为本专利技术实施例中形成自对准硅化物的截面示意图。具体实施例方式以下结合附图和具体实施方式对本专利技术的作进一步的详细说明。请参阅图3，首先在硅片上提供一半导体基体1，然后在半导体基体1上通过化学 刻蚀或者物理刻蚀方法将硅片上定义为隔离区的半导体基体部分移走，形成浅沟槽隔离 4 (STI shallow trench ioslation)，并在该浅沟槽隔离4内填充绝缘物。然后，在半导体基体表面上定义为有源区的半导体基体上形成控制栅绝缘层5。接着，在所述控制栅绝缘层5上形成控制栅6。然后，采用离子注入的方法在所述控制栅绝缘层5以及控制栅6侧壁的半导体基 体1内分别形成源区3和漏区2。接着，在所述控制栅6侧壁形成第一氧化层8 ；并在在该第一氧化层8两侧分别形 成一层绝缘层7，所述绝缘层7可以为各种氮化物，本实施例中，选择所述绝缘层7为氮化硅 7。请参阅图4，完成上述步骤后，紧接着，在氮化硅7两侧形成第二氧化层10。形成 上述第一氧化层8、氮化硅7以及第二氧化层10均可以采用扩散淀积的方法形成。形成所述第一氧化层8以及第二氧化层10为硅氧化物，本实施例中，该硅氧化物 选择为二氧化硅。在形成所述第二氧化层10之后，采用化学气相沉积的方法在所述第二氧化层10 两侧沉积形成自对准硅化物阻挡层(未标示)，随后在去除自对准硅化物阻挡层的过程中 将该自对准硅化物阻挡层以及所述的第二氧化层一并去除，先用干法，然后再湿法去除，并 进行清洗。最后采用PVD (Physical Vapor Deposition 物理气相沉积)方法在源区3、漏区 2和控制栅6上方形成自对准硅化物9。本实施例中形成所述第二氧化层10结合所述氮化硅7，使得所述第二氧化层10以 及氮化硅7形成的绝缘厚度加厚，在去除自对准硅化物阻挡层以及第二氧化层10时候，可以防止在刻蚀第二氧化层10过程中，由于刻蚀速度过快导致过度刻蚀掉所述第一层氧化 层8，避免形成自对准硅化物9时，自对准硅化物9向控制栅6扩散，从而避免了控制栅6经 过该自对准硅化物9与所述源极3、漏极2之间产生漏电，提高了器件的性能。 以上显示和描述了本专利技术的基本原理、主要特征和本专利技术的优点。本行业的技术 人员应该了解，本专利技术不受上述实施例的限制，上述实施例和说明书中描述的只是说明本 专利技术的原理，在不脱离本专利技术精神和范围的前提下本专利技术还会有各种变化和改进，这些变 化和改进都落入要求保护的本专利技术范围内。本专利技术要求保护范围由所附的权利要求书及其 等同物界定。权利要求一种，其特征在于，包括如下步骤在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。2.如权利要求1所述的，其特征在于，在控制栅侧壁形成第一氧化层 之前的步骤包括提供一半导体基体；在半导体基体有源区之间的隔离区内刻蚀形成浅沟道隔离； 在半导体基体有源区的表面上形成控制栅绝缘层； 在所述控制栅绝缘层上形成控制栅；在控制栅绝缘层以及控制栅两侧的半导体基体内形成源区和漏区。3.如权利要求1所述的，其特征在于所述绝缘层为氮化物。4.如权利要求3所述的，其特征在于所述氮化物为氮化硅。5.如权利要求1所述的，其特征在于所述第一氧化层以及第二氧化 层为硅氧化物。6.如权利要求5所述的，其特征在于所述硅氧化物为二氧化硅。全文摘要本专利技术公开一种，步骤为在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。本专利技术通过形成所述第二氧化层以及所述氮化物，使得所述第二氧化层以及氮化物形成的绝缘厚度加厚，可以防止在刻蚀第二氧化层过程中，由于刻蚀速度过快导致过度刻蚀掉所述第一层氧化层，避免形成自对准硅化物时，自对准硅化物向控制栅扩散，从而避免了控制栅经过该自对准硅化物与所述源极、漏极之间漏电的产生，提高了器件的性能。文档编号H01L21/283GK101894752SQ200910051558公开日2010年11月24日 申请日期2009年5月19日 优先权日2009年5月19日专利技术者吴佳特, 庞军玲, 本文档来自技高网...

【技术保护点】
一种半导体制造方法，其特征在于，包括如下步骤：在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。

【技术特征摘要】

【专利技术属性】
技术研发人员：庞军玲，李绍彬，吴佳特，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]