在器件的掺杂多晶硅沟槽上形成钛化硅层的方法技术

一种在器件的掺杂多晶硅沟槽上形成钛化硅层的方法：在器件衬底依次沉积垫氧化膜、非掺杂多晶硅层及氮化硅层；根据图案化的氮化硅层，依次刻蚀氮化硅层、非掺杂多晶硅层、垫氧化膜及器件衬底，形成掺杂多晶硅沟槽；在掺杂多晶硅沟槽内沉积氧化硅层后，沉积掺杂多晶硅柱并刻蚀至垫氧化膜，在掺杂多晶硅沟槽内进行热氧化，氧化非掺杂多晶硅层侧壁，得到作为氧化硅侧墙的氧化膜；干法刻蚀掺杂多晶硅柱上的氧化膜后，依次刻蚀掺杂多晶硅沟槽上的氮化硅层、非掺杂多晶硅层、垫氧化膜及掺杂多晶硅柱上的氧化膜，沉积钛Ｔｉ并采用快速退火处理，形成ＴｉＳｉ２层。该方法保证所形成的ＴｉＳｉ２层薄膜连续且在后续金属互连层的制成工艺过程中使表面平整。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造技术，特别涉及一种在器件的掺杂多晶硅沟槽上形成 钛化硅(TiSi2)层的方法。
技术介绍
随着半导体器件的发展，如金属氧化物半导体场效应晶体管(MOSFET)的发展，半 导体器件的导通速度成为了半导体器件质量好坏的重要判断标准。在制造半导体器件时， 自对准钛化硅方法被引进来，作为提高具有掺杂多晶硅沟槽器件的导通速度手段。自对准 钛化硅方法就是在器件的掺杂多晶硅沟槽上制作氧化硅侧墙后，再沉积TiSi2层，其中，氧 化硅侧墙避免了掺杂多晶硅沟槽中的掺杂多晶硅和在器件衬底有源区上形成的TiSi2层 之间的短路。结合图Ia 图If所示的现有技术在器件的掺杂多晶硅沟槽上形成TiSi2层的剖 面结构图，采用图2所示的现有技术在器件的掺杂多晶硅沟槽上形成TiSi2层的方法流程 图，具体说明如何在掺杂多晶硅沟槽中形成TiSi2层的。图2所示的方法具体步骤为步骤201、如图Ia所示，在器件衬底10上依次沉积垫氧化膜20及氮化硅层30 ；在本步骤中，器件衬底10上已经包括了有源区(AA，Acive Area)；步骤202、在氮化硅层30上采用正硅酸乙脂(TEOS)-臭氧方法沉积氧化硅层40 ；在本步骤中，采用TEOS-臭氧方法沉积氧化硅层40是为了避免器件表面和边角的 损伤；步骤203、按照掺杂多晶硅沟槽形状图案化氧化硅层40后，依次刻蚀氧化硅层40、 氮化硅层30、垫氧化膜20及器件衬底10，得到如图Ib所示的沟槽11 ；在本步骤中，器件衬底10所刻蚀的部分不包括器件衬底10上的AA，且和AA有一定距离；步骤204、在沟槽11内沉积氧化硅层50后，沉积掺杂多晶硅柱21直到超过氮化硅 层30，如图Ic所示；在本步骤中，掺杂多晶硅柱21中掺杂的物质可以为磷；在本步骤中，掺杂多晶硅柱21沿着沟槽11内沉积的氧化硅层50的边界沉积生 长，当沟槽11内沉积的氧化硅层50的两边沉积生长的掺杂多晶硅柱21在沟槽中间合拢 时，会形成一条裂缝。该裂缝的宽度随着掺杂多晶硅柱21的高度增加而增大；步骤205、依次去除氧化硅层40及氮化硅层30，如图Id所示；步骤206、在掺杂多晶硅柱21及暴露的器件衬底10上沉积氧化硅层后，刻蚀氧化 硅层至垫氧化膜20，得到图If所示的结构，即在掺杂的多晶硅柱21上形成了氧化硅侧墙 22，如图Ie所示；在本步骤中，垫氧化膜20被用来作为刻蚀终止层，而氧化硅侧墙22厚度为几十纳 米，用于作为在后续沉积Ti时作为阻挡层，避免掺杂多晶硅柱21和在器件衬底10有源区形成的TiSi2层之间的短路；步骤207、在图Ie所示的器件结构上沉积钛(Ti)，然后采用快速退火(RTA)处理， 形成钛化硅(TiSi2)层60，作为图Ie所示的器件和上层要制作的金属互连层之间的粘合 齐U，如图If所示；在本步骤中，由于氧化硅侧墙22的存在，所以位于器件衬底10上的AA的电流不会因为钛化硅(TiSi2)层中的Ti离子直接导通到掺杂多晶硅柱21上，造成短路。从图2可以看出，在采用步骤204沉积掺杂多晶硅柱21时会出现裂缝，这个裂缝 在后续的制成工艺中会带来两个问题第一个问题，该裂缝在后续的制成过程中会扩大，从 而在步骤206形成氧化硅侧墙的同时将二氧化硅沉积在裂缝中，并难以去除，造成了在步 骤207形成TiSi2层时，该层薄膜不连续(在二氧化硅层上无法形成TiSi2层)，导致较高 的接触电阻；另一个问题，由于掺杂多晶硅柱21高出器件衬底10表面，在后续金属互连层 的制成过程中，会导致表面起伏较大，需要进行额外的平坦化工艺，以避免金属互连层中的 连接孔在光刻过程中因为表面起伏较大而发生变形。
技术实现思路
有鉴于此，本专利技术提供一种在器件的掺杂多晶硅沟槽中形成TiSi2层的方法，该 方法能够保证所形成的TiSi2层薄膜连续且保证在后续金属互连层的制成工艺过程中使 表面平整。为达到上述目的，本专利技术实施例的技术方案具体是这样实现的一种在器件的掺杂多晶硅沟槽上形成钛化硅TiSi2层的方法，该方法包括在器件衬底依次沉积垫氧化膜、非掺杂多晶硅层及氮化硅层；根据图案化的氮化硅层，依次刻蚀氮化硅层、非掺杂多晶硅层、垫氧化膜及器件衬 底，形成掺杂多晶硅沟槽；在掺杂多晶硅沟槽内沉积氧化硅层后，沉积掺杂多晶硅柱并刻蚀至垫氧化膜，在 掺杂多晶硅沟槽内进行热氧化，氧化非掺杂多晶硅层侧壁，得到作为氧化硅侧墙的氧化 膜；干法刻蚀掺杂多晶硅柱上的氧化膜后，依次刻蚀掺杂多晶硅沟槽上的氮化硅层、 非掺杂多晶硅层、垫氧化膜及掺杂多晶硅柱上的氧化膜，沉积钛Ti并采用快速退火处理， 形成TiSi2层。所述沉积非掺杂多晶硅层的高度为所述得到作为氧化硅侧墙的氧化膜的高度。所述沉积非掺杂多晶硅层采用化学气相沉积方法沉积。所述得到作为氧化硅侧墙的氧化膜厚度为所述非掺杂多晶硅层在掺杂多晶硅沟 槽内的侧壁进行热氧化后得到作为氧化硅侧墙的氧化膜厚度。所述掺杂多晶硅柱为掺杂磷的多晶硅柱。在器件衬底依次沉积垫氧化膜、多晶硅层及氮化硅层后，该方法还包括在氮化硅层采用TEOS-臭氧方法沉积氧化硅层；在所述根据图案化的氮化硅层，依次刻蚀氮化硅层、非掺杂多晶硅层、垫氧化膜及 器件衬底之前，还包括图案化所述氧化硅层后，刻蚀图案化的所述氧化硅层；在刻蚀掺杂多晶硅沟槽上的氮化硅层之前，该方法还包括刻蚀掺杂多晶硅沟槽上的所述氧化硅层。由上述技术方案可见，本专利技术在制作掺杂多晶硅沟槽时，使掺杂多晶硅沟槽中沉 积的掺杂多晶硅柱的高度和器件衬底平齐，采用热氧化工艺制作掺杂多晶硅沟槽上的氧化 硅侧墙。和现有技术相比，本专利技术由于掺杂多晶硅柱的高度的降低而使裂缝变小到忽略不 计，从而在后续沉积Ti时不会造成TiSi2层薄膜的不连续；由于掺杂多晶硅柱的高度和器 件衬底平齐，所以保证后续金属忽略层的制成工艺过程中使表面平整。附图说明图Ia 图If为现有技术在器件的掺杂多晶硅沟槽上形成TiSi2层的剖面结构 图；图2为现有技术在器件的掺杂多晶硅沟槽上形成TiSi2层的方法流程图；图3a 图3f为本专利技术在器件的掺杂多晶硅沟槽上形成TiSi2层的剖面结构图；图4为本专利技术在器件的掺杂多晶硅沟槽上形成TiSi2层的方法流程图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本专利技术作进一步详细说明。从现有技术的图2可以看出，采用自对准钛化硅方法在器件的掺杂多晶硅沟槽上 形成TiSi2层必须在掺杂多晶硅沟槽上制造氧化硅侧墙，为了制造该氧化硅侧墙，需要将 掺杂多晶硅沟槽的掺杂多晶硅柱的高度增加，因此造成了现有技术的缺陷。为了克服现有 技术的缺陷，本专利技术改进了在多晶硅沟槽上制造氧化硅侧墙的方法，该方法不需要将掺杂 多晶硅沟槽中的掺杂多晶硅柱的高度增加，而是使掺杂多晶硅柱和器件衬底平齐，就可以 制造该氧化硅侧墙，从而在保证所形成的TiSi2层薄膜连续且保证在后续金属互连层的制 成工艺过程中使表面平整的前提下，实现采用自对准钛化硅方法在器件的掺杂多晶硅沟槽 上形成TiSi2层。结合图3a 图3f所示的本专利技术在器件的掺杂多晶硅沟槽上形成TiSi2层的剖面 结构图，采用图4所述的本专利技术在器件的掺杂多晶硅沟槽上形成TiSi2层的方法流程图，具 体说明本专利技术如何采用自对准钛化硅方法在掺本文档来自技高网...

【技术保护点】
一种在器件的掺杂多晶硅沟槽上形成钛化硅ＴｉＳｉ２层的方法，其特征在于，该方法包括：在器件衬底依次沉积垫氧化膜、非掺杂多晶硅层及氮化硅层；根据图案化的氮化硅层，依次刻蚀氮化硅层、非掺杂多晶硅层、垫氧化膜及器件衬底，形成掺杂多晶硅沟槽；在掺杂多晶硅沟槽内沉积氧化硅层后，沉积掺杂多晶硅柱并刻蚀至垫氧化膜，在掺杂多晶硅沟槽内进行热氧化，氧化非掺杂多晶硅层侧壁，得到作为氧化硅侧墙的氧化膜；干法刻蚀掺杂多晶硅柱上的氧化膜后，依次刻蚀掺杂多晶硅沟槽上的氮化硅层、非掺杂多晶硅层、垫氧化膜及掺杂多晶硅柱上的氧化膜，沉积钛Ｔｉ并采用快速退火处理，形成ＴｉＳｉ２层。

【技术特征摘要】

【专利技术属性】
技术研发人员：汪铭，韩轶男，贺吉伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]