一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，制造方法包括：提供衬底，衬底包括第一表面和与第一表面相对的第二表面；从衬底的第一表面向内部刻蚀，形成第一初始沟槽；在第一初始沟槽的下部填充第一阻挡层；在第一初始沟槽的上部填充第一介质层；刻蚀衬底和第一介质层，在第一初始沟槽的顶部位置处形成第二沟槽，位于第二沟槽下方的部分第一初始沟槽构成第一沟槽，第一沟槽内保留有部分第一介质层；在第二沟槽内形成第二阻挡层；从衬底的第二表面开始，对衬底执行第一减薄工艺至暴露第一阻挡层；从暴露的第一阻挡层开始，对衬底执行第二减薄工艺至暴露出第二阻挡层，其中，第二减薄工艺的减薄速率小于第一减薄工艺的减薄速率。率。率。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，例如动态随机存取存储器，通常包括衬底以及位于衬底上的阵列区，阵列区内形成有用于存储数据的存储阵列。在半导体结构的制造工艺中，通常需要从背面开始对衬底进行减薄以去除预设厚度，接着将不同的半导体结构之间进行键合。
[0003]然而，在减薄工艺中，往往难以确定减薄的精度，容易造成减薄厚度过大损坏存储阵列或者减薄厚度较小未达到预设厚度，从而影响半导体结构的性能。

技术实现思路

[0004]本公开提供一种半导体结构的制造方法，包括：
[0005]提供衬底，所述衬底包括第一表面和与所述第一表面相对的第二表面；
[0006]从所述衬底的第一表面向内部刻蚀，形成第一初始沟槽；
[0007]在所述第一初始沟槽的下部填充第一阻挡层；
[0008]在所述第一初始沟槽的上部填充第一介质层；
[0009]刻蚀所述衬底和所述第一介质层，在所述第一初始沟槽的顶部位置处形成第二沟槽，位于所述第二沟槽下方的所述第一初始沟槽构成第一沟槽，所述第一沟槽内保留有部分所述第一介质层；
[0010]在所述第二沟槽内形成第二阻挡层；
[0011]从所述衬底的第二表面开始，对所述衬底执行第一减薄工艺至暴露所述第一阻挡层；
[0012]从暴露的所述第一阻挡层开始，对所述衬底执行第二减薄工艺至暴露出所述第二阻挡层，其中，所述第二减薄工艺的减薄速率小于所述第一减薄工艺的减薄速率。
[0013]在一些实施例中，从所述衬底的第二表面开始，对所述衬底执行第一减薄工艺至暴露所述第一阻挡层，包括：
[0014]对所述衬底的第二表面执行粗磨工艺以将所述衬底减薄第一预设厚度；
[0015]对所述衬底的第二表面执行精磨工艺以将所述衬底减薄第二预设厚度；
[0016]对所述衬底的第二表面执行第一化学机械抛光工艺至暴露所述第一阻挡层，以将所述衬底减薄第三预设厚度；其中，所述精磨工艺的减薄速率小于所述粗磨工艺的减薄速率，所述第一化学机械抛光工艺的减薄速率小于所述精磨工艺的减薄速率。
[0017]在一些实施例中，所述粗磨工艺的减薄速率的范围在3μm/s至7μm/s之间，所述精磨工艺的减薄速率小于1μm/s，所述第一化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间。
[0018]在一些实施例中，从暴露出的所述第一阻挡层开始，对所述衬底执行第二减薄工艺至暴露出所述第二阻挡层，包括：
[0019]从暴露出的所述第一阻挡层开始，对所述衬底执行第二化学机械抛光工艺至暴露出所述第一介质层；
[0020]从暴露出的所述第一介质层开始，对所述衬底执行第三化学机械抛光工艺至暴露出所述第二阻挡层；其中，所述第三化学机械抛光工艺的减薄速率等于或小于所述第二化学机械抛光工艺的减薄速率。
[0021]在一些实施例中，所述第二化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间，所述第三化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间。
[0022]在一些实施例中，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的间隔区，所述第一初始沟槽和所述第二沟槽形成于所述间隔区；在刻蚀所述衬底和所述第一介质层，在所述第一初始沟槽的顶部位置处形成第二沟槽的同时，还包括：
[0023]刻蚀位于所述阵列区及所述外围区的所述衬底，在所述阵列区形成多条沿第一方向延伸的第三沟槽和多条沿第二方向延伸的第四沟槽，所述第三沟槽和所述第四沟槽相互交叉以在所述衬底内限定出多个第一有源柱，在所述外围区形成第五沟槽，所述第五沟槽在所述衬底内限定出多个分立的第二有源柱。
[0024]在一些实施例中，所述第二沟槽包括相对的第一侧壁和第二侧壁，所述第一侧壁靠近所述阵列区，所述第二侧壁靠近所述外围区；在形成所述第二阻挡层之前，还包括：
[0025]形成第二介质层，所述第二介质层填充所述第三沟槽、所述第四沟槽和所述第五沟槽，并覆盖所述第二沟槽的所述第一侧壁、所述第二侧壁和底面。
[0026]在一些实施例中，在所述第二沟槽内形成第二阻挡层，包括：
[0027]形成第二阻挡层，所述第二阻挡层覆盖所述第二介质层；
[0028]形成第三介质层，所述第三介质层覆盖所述第二阻挡层并填充所述第二沟槽；
[0029]移除部分所述第二介质层、部分所述第二阻挡层和部分所述第三介质层，使得位于所述阵列区以及位于所述第二沟槽内且靠近所述阵列区的所述第二介质层、所述第二阻挡层和所述第三介质层的上表面下降预设高度，以暴露出所述第一有源柱的部分侧壁和所述第二沟槽的部分所述第一侧壁，剩余的所述第二介质层填充所述第三沟槽和所述第四沟槽的下部，并覆盖所述第二沟槽的底面、所述第一侧壁的下部以及所述第二侧壁，剩余的所述第二阻挡层覆盖位于所述第二沟槽内的所述第二介质层的内壁，剩余的所述第三介质层填充部分所述第二沟槽并覆盖所述第二阻挡层。
[0030]在一些实施例中，在移除部分所述第二介质层、部分所述第二阻挡层和部分所述第三介质层之后，还包括：
[0031]在所述第二介质层上形成多条字线结构，每一所述字线结构沿所述第一方向延伸并覆盖多个所述第一有源柱的部分侧壁；
[0032]形成第四介质层，所述第四介质层覆盖所述衬底并填充所述第二沟槽、所述第三沟槽和所述第四沟槽内剩余的空间；
[0033]刻蚀所述第四介质层以形成多个开口，每一所述开口沿所述第二方向延伸并暴露出多个所述第一有源柱的上表面；
[0034]在所述开口内形成位线结构。
[0035]本公开还提供一种半导体结构包括：
[0036]衬底，所述衬底包括第一表面和与所述第一表面相对的第二表面；
[0037]从所述衬底的第一表面延伸至内部的第二沟槽以及位于所述第二沟槽下方并与所述第二沟槽连通的第一沟槽；
[0038]第一阻挡层，填充所述第一沟槽的下部；
[0039]第一介质层，填充所述第一沟槽的上部；
[0040]第二阻挡层，位于所述第二沟槽内。
[0041]在一些实施例中，所述第二沟槽的深度的范围在100nm至200nm之间，所述第一沟槽的深度的范围在150nm至300nm之间。
[0042]在一些实施例中，所述第一介质层的厚度的范围在100nm至200nm之间，所述第一阻挡层的厚度的范围在50nm至100nm之间。
[0043]在一些实施例中，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的间隔区，所述第一沟槽和所述第二沟槽位于所述间隔区；所述半导体结构还包括：位于所述衬底内的多条沿第一方向延伸的第三沟槽、多条沿第二方向延伸的第四沟槽以及第五沟槽，所述第三沟槽和所述第四沟槽位于所述阵列区并相互交叉以在所述阵列区内限定出多个分立本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底，所述衬底包括第一表面和与所述第一表面相对的第二表面；从所述衬底的第一表面向内部刻蚀，形成第一初始沟槽；在所述第一初始沟槽的下部填充第一阻挡层；在所述第一初始沟槽的上部填充第一介质层；刻蚀所述衬底和所述第一介质层，在所述第一初始沟槽的顶部位置处形成第二沟槽，位于所述第二沟槽下方的所述第一初始沟槽构成第一沟槽，所述第一沟槽内保留有部分所述第一介质层；在所述第二沟槽内形成第二阻挡层；从所述衬底的第二表面开始，对所述衬底执行第一减薄工艺至暴露所述第一阻挡层；从暴露的所述第一阻挡层开始，对所述衬底执行第二减薄工艺至暴露出所述第二阻挡层，其中，所述第二减薄工艺的减薄速率小于所述第一减薄工艺的减薄速率。2.根据权利要求1所述的制造方法，其特征在于，从所述衬底的第二表面开始，对所述衬底执行第一减薄工艺至暴露所述第一阻挡层，包括：对所述衬底的第二表面执行粗磨工艺以将所述衬底减薄第一预设厚度；对所述衬底的第二表面执行精磨工艺以将所述衬底减薄第二预设厚度；对所述衬底的第二表面执行第一化学机械抛光工艺至暴露所述第一阻挡层，以将所述衬底减薄第三预设厚度；其中，所述精磨工艺的减薄速率小于所述粗磨工艺的减薄速率，所述第一化学机械抛光工艺的减薄速率小于所述精磨工艺的减薄速率。3.根据权利要求2所述的制造方法，其特征在于，所述粗磨工艺的减薄速率的范围在3μm/s至7μm/s之间，所述精磨工艺的减薄速率小于1μm/s，所述第一化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间。4.根据权利要求2所述的制造方法，其特征在于，从暴露出的所述第一阻挡层开始，对所述衬底执行第二减薄工艺至暴露出所述第二阻挡层，包括：从暴露出的所述第一阻挡层开始，对所述衬底执行第二化学机械抛光工艺至暴露出所述第一介质层；从暴露出的所述第一介质层开始，对所述衬底执行第三化学机械抛光工艺至暴露出所述第二阻挡层；其中，所述第三化学机械抛光工艺的减薄速率等于或小于所述第二化学机械抛光工艺的减薄速率。5.根据权利要求4所述的制造方法，其特征在于，所述第二化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间，所述第三化学机械抛光工艺的减薄速率的范围在1
‑
50nm/s之间。6.根据权利要求1所述的制造方法，其特征在于，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的间隔区，所述第一初始沟槽和所述第二沟槽形成于所述间隔区；在刻蚀所述衬底和所述第一介质层，在所述第一初始沟槽的顶部位置处形成第二沟槽的同时，还包括：刻蚀位于所述阵列区及所述外围区的所述衬底，在所述阵列区形成多条沿第一方向延伸的第三沟槽和多条沿第二方向延伸的第四沟槽，所述第三沟槽和所述第四沟槽相互交叉以在所述衬底内限定出多个第一有源柱，在所述外围区形成第五沟槽，所述第五沟槽在所
述衬底内限定出多个分立的第二有源柱。7.根据权利要求6所述的制造方法，其特征在于，所述第二沟槽包括相对的第一侧壁和第二侧壁，所述第一侧壁靠近所述阵列区，所述第二侧壁靠近所述外围区；在形成所述第二阻挡层之前，还包括：形成第二介质层，所述第二介质层填充所述第三沟槽、所述第四沟槽和所述第五沟槽，并覆盖所述第二沟槽的所述第一侧壁、所述第二侧壁和底面。8.根据权利要求7所述的制造方法，其特征在于，在所述第二沟槽内形成第二阻挡层，包括：形成第二阻挡层，所述第二阻挡层覆盖所...

【专利技术属性】
技术研发人员：刘翔，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：