一种电力电子芯片终端保护结构制造技术

本发明专利技术公开了一种电力电子芯片终端保护结构，包括第一导电类型衬底、第一导电类型外延层漂移区、第二导电类型掺杂区、若干个沟槽、第二导电类型结型保护区、钝化层、阳极金属电极、阴极金属电极；第二导电类型掺杂区被所述沟槽分割后，靠近芯片有源区且相互连通的第二导电类型掺杂区构成主结区，除主结区外第二导电类型掺杂区的其他区域构成终端区；本发明专利技术利用终端区的沟槽结构，可与外延形成第二导电类型掺杂区的工艺兼容，从而便于形成较深的第二导电类型区域，可成为沟槽型器件、超级结器件的终端方案，并能提升器件的抗辐照能力。并能提升器件的抗辐照能力。并能提升器件的抗辐照能力。

【技术实现步骤摘要】
一种电力电子芯片终端保护结构


[0001]本专利技术涉及半导体
，尤其涉及一种电力电子芯片终端保护结构。

技术介绍

[0002]如果不进行特别的终端设计，通常电力电子芯片在到达原胞击穿电压之前就会在终端处率先击穿。一方面，终端多为柱面结或球面结，曲率半径小，因此该区域的电场强度远高于原胞区的平行平面结，导致器件的击穿电压降低。另一方面，工艺制造中会不可避免地在终端表面介质中引入可动离子和固定电荷，这些终端处的表面电荷会直接影响器件的耐压特性。因此，为了尽可能提高电力电子芯片的击穿电压，应合理设计终端结构。一些常用的终端结构有：场限环(FLR)、场板(FP)、结终端扩展(JTE)等，其中场限环由于其较为简单的设计与制造工艺，在各电压等级的电力电子芯片中均被广泛使用。
[0003]对于N沟道MOSFET，P型掺杂外延是制作沟槽MOSFET、超级结功率芯片等的常用手段，也在碳化硅（SiC）等注入扩散能力较弱的半导体器件中有所使用，可形成深P型阱区，有助于提高芯片可靠性。然而，外延形成的P型区域难以直接形成基本的场限环终端结构，故需要利用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电力电子芯片终端保护结构，其特征在于，包括：第一导电类型衬底（1）；形成于所述第一导电类型衬底（1）上的第一导电类型外延层漂移区（2）；形成于所述第一导电类型外延层漂移区（2）上的第二导电类型掺杂区（3）；贯穿所述第二导电类型掺杂区（3）并延伸入所述第一导电类型外延层漂移区（2）的若干个沟槽（4）；所述第二导电类型掺杂区（3）被所述沟槽（4）分割后，靠近芯片有源区且相互连通的第二导电类型掺杂区构成芯片终端保护结构的主结区（41），除所述主结区（41）外，第二导电类型掺杂区的其他区域构成终端区（42）；所述第一导电类型外延层漂移区（2）内，形成于所述沟槽（4）下方的第二导电类型结型保护区（5）；完全填充所述沟槽（4），并覆盖部分所述主结区（41）、全部或部分所述终端区（42）的钝化层（6）；覆盖全部或部分所述主结区（41）、部分所述钝化层（6）的阳极金属电极（7）；形成于所述第一导电类型衬底（1）下表面的阴极金属电极（8）。2.根据权利要求1所述的一种电力电子芯片终端保护结构，其特征在于：所述第二导电类型掺杂区（3）的纵向深度大于0.5μm，所述第二导电类型掺杂区（3）为均匀掺杂或非均匀掺杂。3.根据权利要求1所述的一种电力电子芯片终端保护结构，其特征在于：所述沟槽（4）侧壁与所述沟槽（4）底部形成的二面角的角度范围为90
...

【专利技术属性】
技术研发人员：张腾，刘俊修，张跃，杨宝亮，陈一帆，黄润华，柏松，杨勇，
申请(专利权)人：南京第三代半导体技术创新中心，
类型：发明
国别省市：