高可靠性沟槽型碳化硅MOSFET器件及其制造方法技术

技术编号:38258270 阅读:12 留言:0更新日期:2023-07-27 10:20
本发明专利技术公开了一种高可靠性沟槽型碳化硅MOSFET器件及其制造方法,方法包括:形成第一沟槽;生长第二导电类型外延层,第二导电类型外延层填充于第一沟槽内作为第二导电类型屏蔽区,第二导电类型外延层覆盖于第一导电类型外延层的区域作为第二导电类型阱区;于第二导电类型阱区之中形成第一导电类型源区;于第一导电类型外延层中形成栅极沟槽。本发明专利技术在形成第一沟槽后,通过外延回填工艺,于一步工艺内形成第二导电类型阱区和第二导电类型屏蔽区,第二导电类型屏蔽区深度明显大于栅极沟槽的深度,可以有效减小关断状态下栅极沟槽内部栅介质承受的电场强度,提高器件可靠性,且降低了槽栅型碳化硅MOSFET器件的工艺复杂性,便于批量生产。批量生产。批量生产。

【技术实现步骤摘要】
高可靠性沟槽型碳化硅MOSFET器件及其制造方法


[0001]本专利技术涉及半导体
,尤其涉及一种高可靠性沟槽型碳化硅MOSFET器件及其制造方法。

技术介绍

[0002]电力电子系统的发展对半导体器件性能提出了更高的要求,特别是在高温、高频、抗辐照、高压等方面。传统的硅材料器件制作工艺成熟,但材料本身性能限制了硅器件在极端工作环境下的应用。与硅材料相比,SiC材料具有更大的禁带宽度、较高的电子饱和漂移速度、较强的抗辐照能力、更高的击穿电场和热导率,使其在电力电子设备、宇航系统、高铁牵引设备、军事电子通讯系统等领域有着广泛的应用前景。
[0003]相比平面栅型SiC MOSFET器件,沟槽型SiC MOSFET器件通过在沟槽侧壁形成沟道,既提高了沟道迁移率,又消除了JFET效应,显著减小了器件导通电阻,同时缩小了元胞尺寸,增大了功率密度。
[0004]但沟槽型SiC MOSFET器件在实际制作中存在几个问题,其一是关断状态下,沟槽拐角处栅氧化层需承受较大的电场强度,影响了器件的可靠性。其二是沟槽型SiC MOSFET器件的工艺制作流程较为复杂,而目前为解决前一问题所采用的结构(如形成P

shield层、超结结构等)又增添了工艺复杂性,显著提升了沟槽型SiC MOSFET器件批量化生产的难度。

技术实现思路

[0005]技术目的:针对现有技术中的缺陷,本专利技术公开了一种高可靠性沟槽型碳化硅MOSFET器件及其制造方法,通过形成栅极沟槽以形成纵向导电沟道,通过刻蚀和外延回填形成第二导电类型屏蔽区与第二导电类型阱区,第二导电类型屏蔽区深度明显大于栅极沟槽深度,可以有效减小关断状态下栅极沟槽内部栅介质承受的电场强度,提升器件可靠性。
[0006]技术方案:为实现上述技术目的,本专利技术采用以下技术方案。
[0007]一种高可靠性沟槽型碳化硅MOSFET器件制造方法,包括以下步骤:S1、在第一导电类型衬底上形成第一导电类型外延层;S2、刻蚀去除部分第一导电类型外延层,形成第一沟槽;S3、生长第二导电类型外延层,第二导电类型外延层填充于第一沟槽内作为第二导电类型屏蔽区,第二导电类型外延层覆盖于第一导电类型外延层的区域作为第二导电类型阱区;S4、于第二导电类型阱区之中形成第一导电类型源区;S5、于第一导电类型外延层中形成栅极沟槽;S6、于栅极沟槽内部形成栅介质层;S7、于栅介质层之上形成栅极电极;S8、于栅极电极之上形成隔离介质层;S9、于第一导电类型源区和第二导电类型阱区表面形成源极欧姆接触层,在源极
欧姆接触层表面形成源极电极;S10、于第一导电类型衬底下形成漏极欧姆接触层,在漏极欧姆接触层表面形成漏极电极。
[0008]优选地,所述步骤S2形成的第一沟槽深度大于1.0
µ
m,深宽比大于2:1,刻蚀角度不小于80度,相邻第一沟槽的间距不大于6.0
µ
m。
[0009]优选地,所述步骤S3中第二导电类型屏蔽区的深度与第一导电类型外延层的深度之比大于1:4,所述第二导电类型屏蔽区与第一导电类型外延层形成超结或半超结结构。
[0010]优选地,所述步骤S3形成的第二导电类型阱区的厚度不大于2.5
µ
m,步骤S3结束后第一沟槽被完全填充,无空洞。
[0011]优选地,所述步骤S3中第二导电类型外延层采用外延生长方式,外延生长为恒定掺杂浓度生长或变掺杂浓度生长,平均掺杂浓度为1e17cm
‑3~1e18cm
‑3。
[0012]优选地,所述步骤S5中栅极沟槽设置于相邻第一沟槽之间,并贯穿第二导电类型阱区和第一导电类型源区,其顶部与第一导电类型源区顶部齐平。
[0013]优选地,所述步骤S2之后、步骤S3之前,对第一沟槽底部进行离子注入,形成第二导电类型电场保护区。
[0014]优选地,所述步骤S4之后、步骤S5之前增加第二导电类型高浓度掺杂注入,以在第二导电类型阱区中形成第二导电类型重掺杂区。
[0015]一种高可靠性沟槽型碳化硅MOSFET器件,所述一种高可靠性沟槽型碳化硅MOSFET器件通过以上任一所述的一种高可靠性沟槽型碳化硅MOSFET器件制造方法完成,结构包括:漏极电极;位于所述漏极电极之上的第一导电类型衬底;位于所述第一导电类型衬底之上的第一导电类型外延层;位于所述第一导电类型外延层之中的第一沟槽;位于第一沟槽之中及第一导电类型外延层上方的第二导电类型外延层,第二导电类型外延层填充于第一沟槽内作为第二导电类型屏蔽区,第二导电类型外延层覆盖于第一导电类型外延层的区域作为第二导电类型阱区;位于所述第二导电类型阱区之中的第一导电类型源区;位于所述第一导电类型外延层之中的栅极沟槽;位于所述栅极沟槽之中的栅介质层;位于所述栅介质层之上的栅极电极;位于所述第一导电类型外延层之上的隔离介质层;位于所述第一导电类型源区和第二导电类型阱区表面的源极电极。
[0016]优选地,所述第一沟槽底部设有第二导电类型电场保护区。
[0017]优选地,所述第二导电类型阱区中形成第二导电类型重掺杂区。
[0018]有益效果:(1)本专利技术通过形成栅极沟槽以形成纵向导电沟道,通过刻蚀和外延回填形成第二导电类型屏蔽区与第二导电类型阱区,第二导电类型屏蔽区深度明显大于栅极沟槽深度,可以有效减小关断状态下栅极沟槽内部栅介质承受的电场强度,提升器件可靠性。
[0019](2)本专利技术通过外延回填工艺,在单步工艺中形成第二导电类型屏蔽区与第二导电类型阱区,简化了工艺流程。同时第二导电类型屏蔽区可以有效保护栅介质,避免了引入工艺难度较大的在栅极沟槽底部形成电场屏蔽区的工艺,明显降低了工艺复杂性,制作方法相对简单,可用于实现高性能的槽栅型碳化硅MOSFET器件批量生产。
附图说明
[0020]图1为高可靠性沟槽型碳化硅MOSFET的制造方法的工艺流程图。
[0021]图2~图9为实施例1所述的高可靠性沟槽型碳化硅MOSFET的制造方法的具体流程图。
[0022]图10为实施例2的高可靠性沟槽型碳化硅MOSFET的结构示意图。
[0023]图11为实施例3的高可靠性沟槽型碳化硅MOSFET的结构示意图。
[0024]图12为实施例4的高可靠性沟槽型碳化硅MOSFET的结构示意图。
[0025]附图标记说明:1、漏极电极;2、第一导电类型衬底;3、第一导电类型外延层;4、第一沟槽;5、栅介质层;6、第二导电类型外延层;6

1、第二导电类型屏蔽区;6

2、第二导电类型阱区;7、栅极沟槽;8、栅极电极;9、第一导电类型源区;10、源极电极;11、隔离介质层;12、第二导电类型电场保护区;13、第二导电类型重掺杂区;14、第一导电类型电流扩展层。
实施方式
[0026]以下结合附图和实施例对本专利技术的一种高可靠性沟槽型碳化硅MOSFET器件及其制造方法做进一步的说明和解释。<本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种高可靠性沟槽型碳化硅MOSFET器件制造方法,其特征在于,包括以下步骤:S1、在第一导电类型衬底(2)上形成第一导电类型外延层(3);S2、刻蚀去除部分第一导电类型外延层(3),形成第一沟槽(4);S3、生长第二导电类型外延层(6),第二导电类型外延层(6)填充于第一沟槽(4)内作为第二导电类型屏蔽区(6

1),第二导电类型外延层(6)覆盖于第一导电类型外延层(3)的区域作为第二导电类型阱区(6

2);S4、于第二导电类型阱区(6

2)之中形成第一导电类型源区(9);S5、于第一导电类型外延层(3)中形成栅极沟槽(7);S6、于栅极沟槽(7)内部形成栅介质层(5);S7、于栅介质层(5)之上形成栅极电极(8);S8、于栅极电极(8)之上形成隔离介质层(11);S9、于第一导电类型源区(9)和第二导电类型阱区(6

2)表面形成源极欧姆接触层,在源极欧姆接触层表面形成源极电极(10);S10、于第一导电类型衬底(2)下形成漏极欧姆接触层,在漏极欧姆接触层表面形成漏极电极(1)。2.根据权利要求1所述的一种高可靠性沟槽型碳化硅MOSFET器件制造方法,其特征在于:所述步骤S2形成的第一沟槽(4)深度大于1.0
µ
m,深宽比大于2:1,刻蚀角度不小于80度,相邻第一沟槽(4)的间距不大于6.0
µ
m。3.根据权利要求1所述的一种高可靠性沟槽型碳化硅MOSFET器件制造方法,其特征在于:所述步骤S3形成的第二导电类型阱区(6

2)的厚度不大于2.5
µ
m,步骤S3结束后第一沟槽(4)被完全填充,无空洞。4.根据权利要求1所述的一种高可靠性沟槽型碳化硅MOSFET器件制造方法,其特征在于:所述步骤S3中第二导电类型外延层(6)采用外延生长方式,外延生长为恒定掺杂浓度生长或变掺杂浓度生长,平均掺杂浓度为1e17cm
‑3~1e18cm
‑3。5.根据权利要求1所述的一种高可靠性沟槽型碳化硅MOSFET器件制造方法,其特征在于:所述步骤S5中栅极沟槽(7)设置于相邻第一沟槽(4)之间,并贯穿第二导电类型阱区(6

【专利技术属性】
技术研发人员:张跃张腾柏松黄润华杨勇
申请(专利权)人:南京第三代半导体技术创新中心
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1