用于高压操作的GAALDMOS结构制造技术

本公开涉及用于高压操作的GAA LDMOS结构。横向双扩散金属氧化物半导体(LDMOS)型的栅极全环绕(GAA)高压晶体管具有设置为低于半导体衬底的表面的环形栅极电极。该环形栅极电极围绕由第一源极/漏极区域、主体区域和扩散区域形成的竖直沟道。第一源极/漏极区域在最上面，主体区域在中间，扩散区域在下方。环形浅沟槽隔离(STI)区域围绕环形栅极电极。扩散区域从环形栅极电极的内侧开始，在环形栅极电极和环形STI区域下方延伸，并且上升到环形STI区的外侧以与第二源极/漏极区域相连。与以其他方式提供等效功能的非对称NMOS晶体管相比，这种结构允许间距缩小40％或者线性驱动电流翻倍。倍。

【技术实现步骤摘要】
用于高压操作的GAA LDMOS结构


[0001]本公开涉及半导体领域，尤其涉及用于高压操作的GAA LDMOS结构。

技术介绍

[0002]在过去的几十年中，集成电路(IC)制造工业经历了指数级增长。随着IC的发展，功能密度(即，每单位芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以创建的最小组件)普遍减小。另一项发展是BCD技术，它结合了双极结型晶体管(BJT)技术、互补金属氧化物半导体(CMOS)技术和双扩散金属氧化物半导体(DMOS)技术。BCD技术允许在单个半导体芯片上形成逻辑器件、模拟器件和功率器件。由于BCD技术需要工艺兼容性且需要限制工艺步骤激增，因此带来了挑战。

技术实现思路

[0003]本公开的第一方面涉及一种集成电路(IC)器件，包括：半导体衬底，具有上表面；以及晶体管，包括环形栅极电极、栅极电介质层、第一源极/漏极区域、第二源极/漏极区域、以及沟道；其中，所述第一源极/漏极区域、所述第二源极/漏极区域和所述沟道是所述半导体衬底的掺杂区域；所述环形栅极电极与所述沟道相隔所述栅极电介质层的宽度；所述环形栅极电极低于所述上表面；所述沟道被所述环形栅极电极围绕；并且所述第二源极/漏极区域在所述环形栅极电极的外侧。
[0004]本公开的第二方面涉及一种集成电路(IC)器件，包括：浅沟槽隔离(STI)区域；以及晶体管，具有内侧端子区域、沟道、外侧端子区域、栅极电极和漂移区域；其中，所述内侧端子区域高于所述沟道；所述栅极电极围绕所述沟道；所述STI区域围绕所述栅极电极；所述外侧端子区域在所述STI区域的外侧；所述漂移区域开始于所述沟道的下方，在所述STI区域的下方行进，并且延伸到所述外侧端子区域；所述内侧端子区域和所述外侧端子区域中的一者用作源极；所述内侧端子区域和所述外侧端子区域中的另一者用作漏极；所述内侧端子区域、所述外侧端子区域和所述漂移区域是具有第一掺杂类型的半导体区域；并且所述沟道是具有第二掺杂类型的半导体区域，所述第二掺杂类型与所述第一掺杂类型相反。
[0005]本公开的第三方面涉及一种用于形成半导体器件的方法，包括：在半导体衬底内形成环形浅沟槽隔离(STI)区域；蚀刻掉所述环形STI区域的一部分以形成环形沟槽，所述环形沟槽包括由所述环形STI区域提供的外侧壁和由所述半导体衬底提供的内侧壁；在所述内侧壁上形成栅极氧化物；用导电材料来填充所述环形沟槽；对所述半导体衬底的具有第一掺杂类型并设置在所述环形STI区域内的部分进行掺杂，以形成具有第二掺杂类型的阱，其中，所述第二掺杂类型与所述第一掺杂类型相反，并且所述阱的深度小于所述环形STI区域的深度；以及对所述半导体衬底的在所述阱正上方的部分进行掺杂，以形成具有所述第一掺杂类型的重掺杂区域。
附图说明
[0006]本公开的各个方面能在结合附图阅读时，从下面的具体实施方式最佳地理解。应当注意，根据行业的标准实践，各个特征不是按比例绘制的。事实上，为了讨论的清楚起见，各个特征的尺寸可能被任意增大或缩小。
[0007]图1示出了根据本公开的一些方面的包括栅极全环绕(GAA)晶体管的IC器件的截面侧视图。
[0008]图2示出了根据一些实施例的图1的IC器件的平面图。
[0009]图3示出了根据一些其他实施例的图1的IC器件的平面图。
[0010]图4
‑
6示出了根据本公开的各个实施例的包括GAA晶体管的IC器件的截面侧视图。
[0011]图7示出了根据本公开的一些方面的IC器件的布局。
[0012]图8示出了根据本公开的一些方面的GAA晶体管的阵列。
[0013]图9示出了根据本公开的一些方面的具有隔离结构的图8的阵列的截面侧视图。
[0014]图10示出了根据本公开的一些其他方面的具有隔离结构的图8的阵列的截面侧视图。
[0015]图11
‑
20是举例说明本公开的用于形成例如图1的IC器件的IC器件的方法的一系列截面图图示。
[0016]图21
‑
22示出了图11
‑
20的方法的实施例。
[0017]图23提供了示出了根据本公开的形成包括根据本公开的GAA晶体管的集成电路器件的方法的流程图。
具体实施方式
[0018]本公开提供了许多不同的实施例或示例，用于实现本公开的不同特征。组件和布置的具体实例在下面被描述以简化本公开。当然，这些仅是示例，并不意在进行限制。例如，在下面的描述中，在第二特征之上或第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可能不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不影响所讨论的各个实施例和/或配置之间的关系。
[0019]此外，为了便于描述，本文可能使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)来描述附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖除图中所示的朝向之外，器件在使用或操作中的不同朝向。装置可能有其他取向(旋转90度或处于其他朝向)，本文使用的空间相关描述符可类似地进行相应解释。
[0020]本公开提供了一种新颖的横向双扩散金属氧化物半导体(LDMOS)类型的栅极全环绕(GAA)高压晶体管，它可以通过对现有BCD工艺序列进行最小修改来生产。该新颖的GAA LDMOS晶体管显著改进了针对给定芯片面积的线性驱动电流(linear drive current)。与以其他方式提供等效功能的非对称N沟道金属氧化物半导体(NMOS)晶体管相比，间距可以缩小40％或者线性驱动电流翻倍。
[0021]该新颖的GAA LDMOS的特征在于设置为低于半导体衬底的表面的环形(loop
‑
shaped)栅极电极。该环形栅极电极围绕由内侧源极/漏极区域、主体区域和扩散区域形成的竖直沟道。内侧源极/漏极区域被环形栅极电极围绕。主体区域在内部源极漏极区域下方。扩散区域从主体区域下方延伸，行进到环形栅极电极之下，并上升到与在环形栅极电极外侧的外侧源极/漏极区域相连。在一些实施例中，浅沟槽隔离(STI)区域围绕环形栅极电极，并且扩散区域在STI区域以及环形栅极电极之下延伸。
[0022]在一些实施例中，环形栅极电极具有正方形边缘的水平截面。在一些实施例中，环形栅极电极具有圆形边缘的水平截面。其他形状也是可能的，条件是环形栅极电极围绕这样的半导体衬底岛：该半导体衬底岛提供主体区域，在该主体区域中形成竖直沟道。环形栅极电极与竖直沟道隔开栅极电介质的宽度。圆形边缘结构可以提供最高的效率。方形边缘结构可以提供几乎相同的效率并且从处理的角度来看可以更容易形成。
[0023]在一些实施例中，环形栅极电极与栅极电介质在栅极堆叠中。在一些实施例中，栅极堆叠的底部与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)器件，包括：半导体衬底，具有上表面；以及晶体管，包括环形栅极电极、栅极电介质层、第一源极/漏极区域、第二源极/漏极区域、以及沟道；其中，所述第一源极/漏极区域、所述第二源极/漏极区域和所述沟道是所述半导体衬底的掺杂区域；所述环形栅极电极与所述沟道相隔所述栅极电介质层的宽度；所述环形栅极电极低于所述上表面；所述沟道被所述环形栅极电极围绕；并且所述第二源极/漏极区域在所述环形栅极电极的外侧。2.根据权利要求1所述的IC器件，还包括：环形STI区域；所述环形栅极电极在所述环形STI区域的内侧；并且所述第二源极/漏极区域在所述环形STI区域的外侧。3.根据权利要求2所述的IC器件，其中，所述环形栅极电极的底部比所述环形STI区域的底部高一段距离，该距离大于所述栅极电介质层的宽度。4.根据权利要求2所述的IC器件，其中，所述环形栅极电极的底部的深度和所述环形STI区域的底部的深度相差一个量，该量小于或等于所述栅极电介质层的宽度。5.根据权利要求2所述的IC器件，其中，所述环形STI区域的外侧壁以一个角度倾斜，该角度是所述环形栅极电极的内侧壁的倾斜角度的镜像。6.根据权利要求2所述的IC器件，其中：所述环形栅极电极的内侧壁相对于所述上表面的表面法线以第一角度倾斜；并且所述环形栅极电极的外侧壁相对于所述表面法线以第二角度倾斜，所述第二角度与所述第一角度不同。7.根据权利要求1所述的IC器件，其中，所述环形栅极电极的顶部低于所述上表面。8.根据权利要求1所述的IC器件，还包括：接触区域，在所述环形栅极电极的内侧...

【专利技术属性】
技术研发人员：吴宏祥，吴国铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：