一种半导体器件及芯片制造技术

本申请公开了一种半导体器件及芯片，包括：第一半导体基体、第一介质层以及第一绝缘层；其中，第一半导体基体具有第一表面，第一介质层设置在第一半导体基体的第一表面上，第一介质层中开设有第一通孔，第一通孔露出第一半导体基体的部分第一表面；第一绝缘层覆盖在第一介质层上，并覆盖第一通孔侧壁；位于第一通孔所在的区域设有至少一硅通孔，其中，硅通孔贯穿第一绝缘层和第一半导体基体的部分，硅通孔中填充有导电物质，导电物质通过第一通孔侧壁的第一绝缘层与第一介质层绝缘。即本申请的硅通孔不需要经过第一介质层，使得第一介质层对硅通孔内的影响减小，以保证半导体器件的性能。能。能。

【技术实现步骤摘要】
一种半导体器件及芯片


[0001]本技术涉及半导体
，特别是涉及一种半导体器件及芯片。

技术介绍

[0002]在半导体技术中，为了减少堆叠半导体器件中的互连线长度，提高芯片集成密度，通常是在半导体器件上制备硅通孔，能够使得半导体器件进行垂直互连。
[0003]在实际操作中，为了使半导体器件中的像素电路更有效地隔离，当前的硅通孔方案中，通常是采用深沟道隔离和高介电常数介质层工艺结合，然而现有的各层材料的顺序设置，使得在刻蚀高介电常数介质层时容易生成残留物缺陷，影响后续硅通孔工艺的正常进行，而影响半导体器件的性能。

技术实现思路

[0004]本技术主要解决的技术问题是：提供一种半导体器件及芯片，能够具备硅通孔的情况下，不需要经过第一介质层，使得第一介质层对硅通孔内的影响减小，以保证半导体器件的性能。
[0005]为解决上述技术问题，本技术采用的一个技术方案是：提供一种半导体器件，包括：第一半导体基体，所述第一半导体基体具有第一表面；第一介质层，设置在所述第一表面上，其中，所述第一介质层中开设有第一通孔，所述第一通孔露出所述第一半导体基体的部分所述第一表面；第一绝缘层，覆盖在所述第一介质层上，并覆盖所述第一通孔侧壁；至少一硅通孔，位于所述第一通孔所在的区域，其中，所述硅通孔贯穿所述第一绝缘层和所述第一半导体基体的部分，所述硅通孔中填充有导电物质，其中，所述导电物质通过所述第一通孔侧壁的第一绝缘层与所述第一半导体绝缘。
[0006]在本申请的一实施例中，所述第一半导体基体包括第一衬底、设置在所述第一衬底上的第一器件层、以及设置在所述第一器件层上的第二介质层，其中，所述第二介质层中分布有第一互联结构。
[0007]在本申请的一实施例中，所述硅通孔贯穿所述第一绝缘层和所述第一半导体基体的所述第一衬底，所述硅通孔内填充的所述导电物质连接所述第一器件层。
[0008]在本申请的一实施例中，位于所述第一通孔所在的区域中，所述硅通孔的数量为至少两个；相邻两所述硅通孔之间通过所述第一绝缘层隔开，且相邻两个所述硅通孔之间的所述第一绝缘层直接接触所述第一半导体基体中的所述第一衬底。
[0009]在本申请的一实施例中，所述半导体器件还包括：第二绝缘层，设置在所述第一半导体基体的所述第一表面与所述第一介质层之间，且所述第二绝缘层中开设有第二通孔，所述第二通孔与所述第一通孔对应，通过所述第一通孔和所述第二通孔露出所述第一半导体基体的部分；其中，所述第一绝缘层覆盖所述第一通孔和所述第二通孔。
[0010]在本申请的一实施例中，所述第一衬底从所述第一表面上向其内开设有若干沟道，所述沟道贯穿部分的所述第一衬底，所述第一介质层覆盖所述沟道的底部和侧壁，且所
述沟道内填充有阻隔材料。
[0011]在本申请的一实施例中，所述第一绝缘层覆盖所述阻隔材料，所述阻隔材料包括钨或多晶硅阻隔柱。
[0012]在本申请的一实施例中，还包括与所述第一半导体基体键合的第二半导体基体，其中，所述第二半导体基体包括第二衬底、设置在所述第二衬底上的第二器件层、以及设置在所述第二器件层上的第三介质层，其中，所述第三介质层中分布有第二互联结构；通过贴合所述第二介质层和所述第三介质层将所述第一半导体基体和所述第二半导体基体混合键合或者熔融键合。
[0013]在本申请的一实施例中，所述第一衬底的厚度小于所述第二衬底的厚度。
[0014]为了解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片，所述芯片包括上述半导体器件。
[0015]区别于当前技术，本申请提供的半导体器件，包括第一半导体基体，所述第一半导体基体具有第一表面；第一介质层，设置在所述第一表面上，其中，所述第一介质层中开设有第一通孔，所述第一通孔露出所述第一半导体基体的部分所述第一表面；第一绝缘层，覆盖在所述第一介质层上，并覆盖所述第一通孔侧壁；至少一硅通孔，位于所述第一通孔所在的区域，其中，所述硅通孔贯穿所述第一绝缘层和所述第一半导体基体的部分，所述硅通孔中填充有导电物质，其中，所述导电物质通过所述第一通孔侧壁的第一绝缘层和所述第一介质层绝缘。即本申请的技术方案通过在第一介质层提前设置第一通孔且利用第一绝缘层覆盖第一通孔的方式，在设置硅通孔时，不需要经过第一介质层，只需要对第一通孔所在的区域的第一绝缘层进行硅通孔的设置，因第一通孔被第一绝缘层覆盖，以及设置硅通孔后，导电物质通过所述第一通孔侧壁的第一绝缘层与所述第一介质层绝缘，则第一介质层对硅通孔内的导电物质的影响减小，能够使得后续的硅通孔工艺正常进行，以保证半导体器件的性能。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
[0017]图1是本申请中半导体器件第一实施例的结构示意图；
[0018]图2是本申请中半导体器件第二实施例的结构示意图；
[0019]图3是本申请中半导体器件第三实施例的结构示意图；
[0020]图4是本申请中半导体器件第四实施例的结构示意图；
[0021]图5是本申请中半导体器件第五实施例的结构示意图。
[0022]附图中，100
‑
第二半导体基体、110
‑
第二衬底、120
‑
第二器件层、130
‑
第三介质层、140
‑
第二互联结构、200
‑
第一半导体基体、210
‑
第一衬底、220
‑
第一器件层、230
‑
第二介质层，240
‑
第一互联结构、300
‑
第一介质层、310
‑
第一通孔、400
‑
第一绝缘层、500硅通孔、510
‑
第一硅通孔、520
‑
第二硅通孔、530间隔壁、600
‑
第二绝缘层、610
‑
第二通孔、700
‑
沟道、800
‑
阻隔材料柱。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]在申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一半导体基体，所述第一半导体基体具有第一表面；第一介质层，设置在所述第一表面上，其中，所述第一介质层中开设有第一通孔，所述第一通孔露出所述第一半导体基体的部分所述第一表面；第一绝缘层，覆盖在所述第一介质层上，并覆盖所述第一通孔侧壁；至少一硅通孔，位于所述第一通孔所在的区域，其中，所述硅通孔贯穿所述第一绝缘层和所述第一半导体基体的部分，所述硅通孔中填充有导电物质，其中，所述导电物质通过所述第一通孔侧壁的第一绝缘层与所述第一介质层绝缘。2.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体基体包括第一衬底、设置在所述第一衬底上的第一器件层、以及设置在所述第一器件层上的第二介质层，其中，所述第二介质层中分布有第一互联结构。3.根据权利要求2所述的半导体器件，其特征在于，所述硅通孔贯穿所述第一绝缘层和所述第一半导体基体的所述第一衬底，所述硅通孔内填充的所述导电物质连接所述第一器件层。4.根据权利要求2所述的半导体器件，其特征在于，位于所述第一通孔所在的区域中，所述硅通孔的数量为至少两个；相邻两所述硅通孔之间通过所述第一绝缘层隔开，且相邻两个所述硅通孔之间的所述第一绝缘层直接接触所述第一半导体基体中的所述第一衬底。5.根据权利要求1所述的半导体器件，其特征在于，还包...

【专利技术属性】
技术研发人员：徐振，奉伟，柳德兰，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：新型
国别省市：