集成电路及其形成方法技术

本发明专利技术的各个实施例针对集成电路(IC)，其具有包括第一衬底、第一互连结构和第一混合接合结构的第一IC结构。第二IC结构包括第二衬底和在接合界面处邻接第一混合接合结构的第二混合接合结构。第二衬底包括：包括第一半导体器件的第一器件区域和包括第二半导体器件的第二器件区域。第一半导体器件是第一类型的IC器件，并且第二半导体器件是与第一类型的IC器件不同的第二类型的IC器件。接合布线结构将第一互连结构耦合至第一半导体器件和第二半导体器件。横向布线结构从第一器件区域下面连续横向延伸至第二器件区域下面。本申请的实施例还涉及形成集成电路的方法。还涉及形成集成电路的方法。还涉及形成集成电路的方法。

【技术实现步骤摘要】
集成电路及其形成方法


[0001]本申请的实施例涉及集成电路及其形成方法。

技术介绍

[0002]半导体工业通过缩小最小部件尺寸来不断改善集成电路(IC)的处理能力和功耗。但是，近年来，工艺限制使得继续缩小最小部件尺寸变得困难。将二维(2D)IC堆叠成三维(3D)IC已经成为继续改善IC的处理能力和功耗的潜在方法。导电接合结构用于将堆叠的2D IC电耦合在一起。

技术实现思路

[0003]本申请的一些实施例提供了一种集成电路(IC)，包括：第一集成电路结构，包括第一衬底、位于所述第一衬底上的第一互连结构和位于所述第一互连结构上的第一混合接合结构；第二集成电路结构，包括第二衬底、位于所述第二衬底上的第二互连结构、位于所述第二互连结构上的第二混合接合结构，其中，接合界面位于所述第一混合接合结构和所述第二混合接合结构之间，其中，所述第二衬底包括：包括第一半导体器件的第一器件区域和包括第二半导体器件的第二器件区域，所述第一半导体器件是第一类型的集成电路器件并且所述第二半导体器件是与所述第一类型的集成电路器件不同的第二类型的集成电路器件；以及接合布线结构，设置在所述第二混合接合结构中，其中，所述接合布线结构将所述第一互连结构耦合至所述第一半导体器件和所述第二半导体器件，其中，所述接合布线结构包括横向布线结构，所述横向布线结构从所述第一器件区域下面连续横向延伸至所述第二器件区域下面。
[0004]本申请的另一些实施例提供了一种集成电路(IC)，包括：多个第一半导体器件，设置在第一衬底上，其中，所述第一半导体器件主要包括第一类型的集成电路器件；第一混合接合结构，设置在所述第一衬底上并且包括多个第一导电接合结构；多个第二半导体器件，设置在第二衬底上，其中，所述第二半导体器件主要包括与所述第一类型的集成电路器件不同的第二类型的集成电路器件；第二混合接合结构，设置在所述第二衬底上并且包括多个第二导电接合结构，其中，接合界面位于所述多个第一导电接合结构和所述多个第二导电接合结构之间并且限定多个接合金属结构，其中，所述多个接合金属结构包括从第二接合金属结构横向偏移的第一接合金属结构；以及接合布线结构，设置在所述多个第二导电接合结构和所述第二衬底之间的所述第二混合接合结构中，其中，所述接合布线结构将所述第一半导体器件耦合至所述第二半导体器件，其中，所述接合布线结构包括横向布线结构，所述横向布线结构具有直接位于所述第一接合金属结构上面的第一部分和直接位于所述第二接合金属结构上面的第二部分。
[0005]本申请的又一些实施例提供了一种用于形成集成电路(IC)的方法，所述方法包括：在第一衬底上形成多个第一半导体器件，其中，所述第一半导体器件主要包括第一类型的集成电路器件并且通过第一制造工艺来形成；在所述第一衬底上形成第一混合接合结
构；在第二衬底上形成多个第二半导体器件，其中，所述第二半导体器件主要包括与所述第一类型的集成电路器件不同的第二类型的集成电路器件，其中，所述第二半导体器件通过与所述第一制造工艺不同的第二制造工艺来形成；在所述第二衬底上形成第二混合接合结构，其中，所述第二混合接合结构包括横向布线结构；以及将所述第一混合接合结构接合至所述第二混合接合结构，从而使得所述第二半导体器件从所述第一半导体器件中的至少一个横向偏移非零距离，其中，所述横向布线结构沿所述非零距离连续延伸，并且将所述第一半导体器件中的所述至少一个电耦合至所述第二半导体器件。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1示出了包括接合至第二IC结构的第一IC结构的多维集成电路(IC)结构的一些实施例的截面图，其中第二IC结构包括配置为在第一IC结构和第二IC结构之间布线电连接的导电接合层。
[0008]图2示出了图1的多维IC结构的区域的一些实施例的立体图。
[0009]图3示出了图1的多维IC结构的一些不同实施例的截面图，其中第二IC结构包括多个横向布线结构的多层。
[0010]图4示出了图3的多维IC结构的区域的一些实施例的立体图。
[0011]图5示出了图3的多维IC结构的一些实施例的顶视图。
[0012]图6示出了图3的多维IC结构的一些不同实施例的截面图。
[0013]图7和图8示出了图6的多维IC结构的区域的一些实施例的各个立体图。
[0014]图9示出了图3的多维IC结构的一些不同实施例的截面图。
[0015]图10示出了图9的多维IC结构的区域的一些实施例的立体图。
[0016]图11示出了图3的多维IC结构的一些不同实施例的截面图。
[0017]图12示出了图11的多维IC结构的区域的一些实施例的立体图。
[0018]图13和图14示出了图1的多维IC结构的一些不同实施例的各个截面图。
[0019]图15示出了位于第二IC结构上面的第一IC结构的一些实施例的立体图。
[0020]图16至图23示出了用于形成包括接合至第二IC结构的第一IC结构的多维IC结构的方法的一些实施例的一系列截面图，其中第二IC结构包括配置为在第一IC结构和第二IC结构之间布线电连接的导电接合层。
[0021]图24示出了用于形成包括接合至第二IC结构的第一IC结构的多维IC结构的方法的一些实施例的流程图，其中第二IC结构包括配置为在第一IC结构和第二IC结构之间布线电连接的导电接合层。
具体实施方式
[0022]本专利技术提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触
形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0023]此外，为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0024]三维(3D)集成电路(IC)可以包括第一IC结构和堆叠在第一IC结构上的第二IC结构。第一IC结构和第二IC结构可以分别包括半导体衬底、互连结构和接合结构。互连结构位于半导体衬底之间，并且接合结构位于互连结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)，包括：第一集成电路结构，包括第一衬底、位于所述第一衬底上的第一互连结构和位于所述第一互连结构上的第一混合接合结构；第二集成电路结构，包括第二衬底、位于所述第二衬底上的第二互连结构、位于所述第二互连结构上的第二混合接合结构，其中，接合界面位于所述第一混合接合结构和所述第二混合接合结构之间，其中，所述第二衬底包括：包括第一半导体器件的第一器件区域和包括第二半导体器件的第二器件区域，所述第一半导体器件是第一类型的集成电路器件并且所述第二半导体器件是与所述第一类型的集成电路器件不同的第二类型的集成电路器件；以及接合布线结构，设置在所述第二混合接合结构中，其中，所述接合布线结构将所述第一互连结构耦合至所述第一半导体器件和所述第二半导体器件，其中，所述接合布线结构包括横向布线结构，所述横向布线结构从所述第一器件区域下面连续横向延伸至所述第二器件区域下面。2.根据权利要求1所述的集成电路，其中，所述第一器件区域从所述第二器件区域横向偏移横向距离，并且其中，所述横向布线结构连续延伸横跨所述横向距离。3.根据权利要求1所述的集成电路，还包括：第三半导体器件，设置在所述第一衬底上，其中，所述第三半导体器件直接位于所述第一器件区域下面，并且其中，所述横向布线结构将所述第三半导体器件直接耦合至所述第二半导体器件中的至少一个。4.根据权利要求3所述的集成电路，其中，所述第三半导体器件是与所述第一类型的集成电路器件和所述第二类型的集成电路器件不同的第三类型的集成电路器件。5.根据权利要求4所述的集成电路，其中，所述第一类型的集成电路器件是输入/输出器件，所述第二类型的集成电路器件是高压器件，并且所述第三类型的集成电路器件是逻辑器件。6.根据权利要求1所述的集成电路，其中，所述第一混合接合结构包括设置在第一介电接合结构中的第一导电接合结构，其中，所述第二混合接合结构包括在所述接合界面处直接接触所述第一导电接合结构和所述第一介电接合结构的第二导电接合结构。7.根据权利要求6所述的集成电路，其中，所述第二导电接合结构包括具有与所述第一导电接合结构直接接触的第一区和与所述第一介电接合结构直接接触的第二区的单个底面，其中...

【专利技术属性】
技术研发人员：庄学理，邓立峯，吴伟成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：