半导体器件的封装结构及其封装方法技术

本发明专利技术提供了一种半导体器件的封装结构及其封装方法，应用于半导体技术领域。这种封装结构具体由芯片、制造在芯片正反面上的多个TSV通孔以及芯片背面的保护层组成；具体通过在有源区对应的芯片背面开设多个第一TSV半通孔，并在非有源区对应的芯片中开设有多个第二TSV通孔，以通过所述第二TSV通孔将所述非有源区对应的芯片背面和正面连通，之后，再在其中填充导电层，以形成将设置在所述有源区对应的芯片背面的电极电性连接至该芯片正面的非有源区的第一导电柱体和第二导电柱体，从而实现了通过导电柱体将芯片背面的电极从芯片内部引至芯片正面，无需传统的引线键合工艺，进而降低了封装结构的封装电阻和寄生电感，并提高了封装结构的散热能力。了封装结构的散热能力。了封装结构的散热能力。

【技术实现步骤摘要】
半导体器件的封装结构及其封装方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件的封装结构及其封装方法。

技术介绍

[0002]随着半导体行业的不断发展，人们对半导体的要求也越来越高，希望半导体的电性能越来越好，而制造成本可以越来越小。其中，功率半导体是电力电子电能转换与电路控制的核心器件，近年来低压MOSFET功率器件向高功率密度，小型化方向快速发展，且低压MOSFET器件应用场所广泛，但封装体积要求也越来越小，这一要求加速了低压MOSFET小型化，高密度化封装技术发展。
[0003]目前，现有的低压MOSFET功率器件的小型化封装工艺的具体过程包括：用引线框架作为基座，然后，将芯片(形成有低压MOSFET功率器件)通过材料例如可以为锡膏的导电薄膜封片在引线框架上，然后，在通过铜线焊料(引线键合)将芯片的电极引出，最后再用材料例如为环氧树脂的塑封材料将芯片及引线架构的外部进行塑封，以将芯片与外界污染隔离开。
[0004]然而，由于现有的低压MOSFET功率器件的小型化封装工艺中采用引线键合的方式将芯片的电极引出，则将势必会导致封装电阻和寄生电感(或互感)高的问题；并且，现有中其还需要利用绝缘材料作为塑封材料来将芯片与外界污染隔离，而塑封材料的导热慢等问题会造成产品散热差的问题，进而无法符合大功率器件的散热要求。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件的封装结构及其封装方法，以在降低封装结构的封装电阻和寄生电感的同时，提高封装结构的散热能力。
[0006]第一方面，为了实现上述目的以及其他相关目的，本专利技术提供一种半导体器件的封装结构，包括：
[0007]多个芯片，每个所述芯片均包括有源区和非有源区，所述有源区对应的芯片背面开设有多个第一TSV半通孔，所述非有源区对应的芯片中开设有多个第二TSV通孔，以通过所述第二TSV通孔将所述非有源区对应的芯片背面和正面连通；
[0008]导电层，所述导电层填满每一所述第一TSV半通孔和第二TSV通孔，以形成第一导电柱体和第二导电柱体，并通过所述第一导电柱体和所述第二导电柱体将设置在所述有源区对应的芯片背面的电极电性连接至该芯片正面的非有源区，且所述导电层延伸覆盖在所述芯片的背面的整个表面上和所述芯片的正面的部分表面上；
[0009]保护层，所述保护层设置在所述芯片背面覆盖的导电层的表面上。
[0010]进一步的，每个所述芯片的有源区的正面均可以设置有一源极和一栅极，且其背面可以设置有一漏极。
[0011]进一步的，所述第一TSV半通孔的深度可以小于所述第二TSV通孔的深度。
[0012]进一步的，所述第一TSV半通孔的深度可以小于所述芯片厚度的一半。
[0013]进一步的，所述保护层的材料可以为绝缘材料，所述绝缘材料可以包括氮化硅或氧化硅。
[0014]进一步的，所述芯片可以包括功率MOSFET芯片。
[0015]进一步的，所述导电层的材料可以为金属铜。
[0016]第二方面，基于相同的专利技术构思，本专利技术还提供了一种封装方法，具体包括如下步骤：
[0017]提供多个芯片，每个所述芯片均包括有源区和非有源区，且每个所述芯片的正面均设置有一源极和一栅极，背面设置有一漏极；
[0018]对所述芯片进行第一次刻蚀工艺，以在所述有源区对应的芯片背面开设多个第一TSV半通孔，以及在所述非有源区对应的芯片中开设多个第二TSV通孔，所述第二TSV通孔将所述非有源区对应的芯片背面和正面连通；
[0019]形成导电层，所述导电层填满每一所述第一TSV半通孔和第二TSV通孔，以形成第一导电柱体和第二导电柱体，以通过所述第一导电柱体和所述第二导电柱体将设置在所述有源区对应的芯片背面的漏极电性连接至该芯片正面的非有源区，且所述导电层延伸覆盖在所述芯片的背面的整个表面上和所述芯片的正面的整个表面上；
[0020]对所述芯片的正面上覆盖的导电层进行第二次刻蚀工艺，以去除部分所述导电层的同时，保留所述有源区中源极和栅极顶面上覆盖的导电层以及所述非有源区中第二TSV通孔的顶面上及其与其他相邻第二TSV通孔之间覆盖的导电层，实现将芯片正面的三个电极分开；
[0021]在所述芯片背面覆盖的导电层的表面上形成保护层。
[0022]进一步的，在对所述芯片进行第一刻蚀工艺之后且在形成导电层之前，所述封装方法还可以包括；
[0023]在所述第一TSV半通孔、所述第二TSV通孔以及所述芯片的正面和背面的表面上均形成一层种子层。
[0024]进一步的，在对所述芯片进行第一刻蚀工艺之前，所述封装方法还可以包括对所述芯片进行磨片减薄工艺。
[0025]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0026]本专利技术提供了一种新型的半导体器件的封装结构，这种封装结构具体由芯片、制造在芯片正反面上的多个TSV通孔以及芯片背面的保护层组成；具体通过在有源区对应的芯片背面开设多个第一TSV半通孔，并在非有源区对应的芯片中开设有多个第二TSV通孔，以通过所述第二TSV通孔将所述非有源区对应的芯片背面和正面连通，之后，再在所述第一TSV半通孔中、第二TSV通孔中和芯片的正反面填充导电层，形成将设置在所述有源区对应的芯片背面的电极电性连接至该芯片正面的非有源区的第一导电柱体和第二导电柱体，从而实现了通过导电柱体将芯片背面的电极从芯片内部引至芯片正面，无需传统的引线键合工艺，进而降低了封装结构的封装电阻和寄生电感，并提高了封装结构的散热能力。
[0027]进一步的，由于在实际应用中，芯片有源区里设置有沟槽结构，因此芯片在减薄后，其存在芯片两面结构不同而发生翘曲的问题。而在本专利技术提供的封装结构中，每个芯片有源区的背面设置有多个类似于沟槽结构的第一TSV半通孔，因此其实现了芯片有源区正
反面的沟槽匹配，进而改善了由于结构不同导致的芯片减薄后应力问题引发的其他工艺流通及使用失效的问题。
[0028]并且，由于在本专利技术提供的封装结构中，其芯片两面均设置有厚铜并且直接在芯片背面覆盖的导电层的表面上粘贴具有隔离作用的保护层，而无需像现有技术一样采用塑封材料包裹芯片，进而提高了封装结构的散热能力。
附图说明
[0029]图1为本专利技术一实施例中提供的半导体器件的封装结构的结构示意图；
[0030]图2是本专利技术一实施例中提供的一种半导体器件的封装结构的封装方法的流程示意图；
[0031]图3a～图3e是本专利技术一实施例中提供的一种半导体器件的封装结构在制造过程中的结构示意图；
[0032]其中，附图标记如下：
[0033]1‑
芯片，A
‑
有源区，B
‑
非有源区，2/2c～2f
‑
导电层，3
‑
保护层，G
‑
栅极，D
‑
漏极，S
‑
源极，101
‑...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的封装结构，其特征在于，包括：多个芯片，每个所述芯片均包括有源区和非有源区，所述有源区对应的芯片背面开设有多个第一TSV半通孔，所述非有源区对应的芯片中开设有多个第二TSV通孔，以通过所述第二TSV通孔将所述非有源区对应的芯片背面和正面连通；导电层，所述导电层填满每一所述第一TSV半通孔和第二TSV通孔，以形成第一导电柱体和第二导电柱体，并通过所述第一导电柱体和所述第二导电柱体将设置在所述有源区对应的芯片背面的电极电性连接至该芯片正面的非有源区，且所述导电层延伸覆盖在所述芯片的背面的整个表面上和所述芯片的正面的部分表面上；保护层，所述保护层设置在所述芯片背面覆盖的导电层的表面上。2.如权利要求1所述的半导体器件的封装结构，其特征在于，每个所述芯片的有源区的正面均设置有一源极和一栅极，且其背面设置有一漏极。3.如权利要求1所述的半导体器件的封装结构，其特征在于，所述第一TSV半通孔的深度小于所述第二TSV通孔的深度。4.如权利要求3所述的半导体器件的封装结构，其特征在于，所述第一TSV半通孔的深度小于所述芯片厚度的一半。5.权利要求1所述的半导体器件的封装结构，其特征在于，所述保护层的材料为绝缘材料，所述绝缘材料包括氮化硅或氧化硅。6.如权利要求1所述的半导体器件的封装结构，其特征在于，所述芯片包括功率MOSFET芯片。7.如权利要求1所述的半导体器件的封装结构，其特征在于，所述导电层的材料为金属铜。8.一种用于权利要求1～7中任一项所述的封装结...

【专利技术属性】
技术研发人员：杨洋，邱松，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：