半导体模块、半导体模块的制造方法以及壳体单元技术

本发明专利技术提供半导体模块、半导体模块的制造方法以及壳体单元。半导体模块具备：半导体元件；层叠板，其包括搭载半导体元件的布线基板；壳体，其具有多个端子孔，该壳体收纳半导体元件；多个外部端子，其分别插入于多个端子孔中的两个以上的端子孔，并与半导体元件电连接；以及间隔物，其介于层叠板与壳体之间。壳体和间隔物利用粘接剂互相接合。多个外部端子分别具有利用粘接剂与间隔物接合的第1接合面。壳体具有设于多个端子孔中互相相邻的两个端子孔彼此之间的间壁。第1接合面与间壁之间的距离大于多个外部端子各自的厚度。离大于多个外部端子各自的厚度。离大于多个外部端子各自的厚度。

【技术实现步骤摘要】
半导体模块、半导体模块的制造方法以及壳体单元


[0001]本专利技术涉及半导体模块、半导体模块的制造方法以及壳体单元。

技术介绍

[0002]在以功率半导体模块为代表的半导体模块中，通常具备半导体元件、包括搭载半导体元件的布线基板的层叠板、收纳半导体元件的壳体和与半导体元件电连接的多个外部端子。例如，如专利文献1所公开的那样，在壳体设有贯通该壳体的多个端子孔。各外部端子具有插入于该多个端子孔中的任一者并自壳体的外壁面突出的部分。
[0003]在专利文献1中，层叠板除了具有布线基板之外还具有散热用的基座，在壳体与基座之间配置有将外部端子朝向壳体按压的端子按压框。端子按压框利用粘接剂分别与壳体和基座接合。在专利文献1中，由于在端子按压框与外部端子之间以及端子按压框与壳体之间均设有间隙，因而涂布于端子按压框的底面的粘接剂绕到各间隙中。在此，在壳体设有端子孔，该端子孔的数量和位置是假定将壳体用于多种半导体模块的数量和位置。因此，具有在多个端子孔中的一个以上的端子孔未插入外部端子的情况。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2017
‑
92388号公报

技术实现思路

[0007]专利技术要解决的问题
[0008]近年来，期望实现即使在腐蚀性气体气氛下也能够长期使用的半导体模块。
[0009]在专利文献1所记载的结构中，在利用粘接剂将壳体和端子按压框互相接合时，利用将互相相邻的两个端子孔彼此之间隔开的间壁来阻碍该粘接剂的扩散。因此，向各端子孔供给的粘接剂的供给量受到粘接剂的涂布量在涂布位置间的偏差的影响而容易产生偏差。其结果，难以利用粘接剂可靠地堵塞端子孔，特别是未插入外部端子的端子孔。因而，在专利文献1所记载的结构中，在腐蚀性气体气氛下使用半导体模块的情况下，腐蚀性气体有可能经由端子孔侵入于壳体内，使半导体模块损伤。
[0010]考虑到以上的情况，本公开的一个方式的目的在于，即使在腐蚀性气体气氛下使用，也能减少半导体模块的损伤。
[0011]用于解决问题的方案
[0012]为了解决以上的课题，本公开的优选的技术方案的半导体模块具备：半导体元件；层叠板，其包括搭载所述半导体元件的布线基板；壳体，其具有多个端子孔，该壳体收纳所述半导体元件；多个外部端子，其分别插入于所述多个端子孔中的两个以上的端子孔，并与所述半导体元件电连接；以及间隔物，其介于所述层叠板与所述壳体之间，所述壳体和所述间隔物利用粘接剂互相接合，所述多个外部端子分别具有利用所述粘接剂与所述间隔物接合的第1接合面，所述壳体具有设于所述多个端子孔中互相相邻的两个端子孔彼此之间的
间壁，所述两个以上的端子孔的所述间壁与所述第1接合面之间的距离大于所述多个外部端子各自的厚度，所述多个端子孔中除所述两个以上的端子孔以外的端子孔的所述间壁与所述间隔物之间的距离等于所述两个以上的端子孔的所述间壁与所述间隔物之间的距离，或者在所述两个以上的端子孔的所述间壁与所述间隔物之间的距离以上。
[0013]本公开的优选的技术方案的半导体模块的制造方法包括：准备工序，在该准备工序中，准备具有多个端子孔的壳体；端子插入工序，在该端子插入工序中，向所述多个端子孔中的两个以上的端子孔分别插入多个外部端子；以及接合工序，在该接合工序中，将所述壳体和间隔物利用粘接剂互相接合，所述多个外部端子分别具有利用所述粘接剂与所述间隔物接合的第1接合面，所述壳体具有设于所述多个端子孔中互相相邻的两个端子孔彼此之间的间壁，所述第1接合面与所述间壁之间的距离大于所述多个外部端子各自的厚度，在所述接合工序中，所述多个端子孔分别被所述粘接剂密封。
[0014]本公开的优选的技术方案的壳体单元具备：壳体，其具有多个端子孔；多个外部端子，其分别插入于所述多个端子孔中的两个以上的端子孔；以及间隔物，其利用粘接剂与所述壳体接合，所述多个外部端子分别具有利用所述粘接剂与所述间隔物接合的第1接合面，所述壳体具有设于所述多个端子孔中互相相邻的两个端子孔彼此之间的间壁，所述第1接合面与所述间壁之间的距离大于所述多个外部端子各自的厚度，所述多个端子孔分别被所述粘接剂密封。
附图说明
[0015]图1是第1实施方式的半导体模块的分解立体图。
[0016]图2是壳体的仰视图。
[0017]图3是表示壳体的一部分的立体图。
[0018]图4是沿着图2中的A
‑
A线的半导体模块的剖视图。
[0019]图5是沿着图2中的B
‑
B线的半导体模块的剖视图。
[0020]图6是沿着图2中的C
‑
C线的半导体模块的剖视图。
[0021]图7是表示第1实施方式的半导体模块的制造方法的流程图。
[0022]图8是用于说明准备工序的图。
[0023]图9是用于说明端子插入工序的图。
[0024]图10是用于说明接合工序中的涂布工序的图。
[0025]图11是用于说明接合工序中的贴合工序的图。
[0026]图12是用于说明接合工序中的软化工序的图。
[0027]图13是第2实施方式的半导体模块的分解立体图。
[0028]图14是第2实施方式的半导体模块的剖视图。
[0029]附图标记说明
[0030]10、半导体模块；10A、半导体模块；11、层叠板；12、壳体单元；12A、壳体单元；20、布线基板；30、半导体元件；40、基座；41、安装孔；50、壳体；50a、接合面；51、端子孔；51_1、端子孔；51_2、端子孔；51_3、端子孔；51a、第1部分；51b、第2部分；55、间壁；56、凹部；60、外部端子；60a、接合面(第1接合面)；61、销部；61a、第1部分；61b、第2部分；62、腿部；70、间隔物；70A、间隔物；70a、接合面(第2接合面)；70b、接合面；71、突起；72、凹部；80、盖；B1、粘接剂；
B1a、粘接剂；B2、粘接剂；G1、间隙；G2、间隙；L、距离；LC、中心轴线；P、中心；P0、中心；P1、位置；P2、位置；PA、灌注封装材料；S10、准备工序；S20、端子插入工序；S30、接合工序；S31、涂布工序；S32、贴合工序；S33、软化工序；S34、固化工序；W、引线；d、距离；t、厚度。
具体实施方式
[0031]以下，参照附图对本公开的优选的实施方式进行说明。此外，附图中各部分的尺寸和比例尺与实际适当不同，也存在为了容易理解而示意性地示出的部分。另外，只要在以下的说明中没有表示特别限定本专利技术的意思的记载，本专利技术的范围就不限于这些方式。
[0032]1.第1实施方式
[0033]1‑
1.半导体模块的整体结构
[0034]图1是第1实施方式的半导体模块10的分解立体图。半导体模块10是IGBT(Insulated Gate Bipolar Transisto本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体模块，其中，该半导体模块具备：半导体元件；层叠板，其包括搭载所述半导体元件的布线基板；壳体，其具有多个端子孔，该壳体收纳所述半导体元件；多个外部端子，其分别插入于所述多个端子孔中的两个以上的端子孔，并与所述半导体元件电连接；以及间隔物，其介于所述层叠板与所述壳体之间，所述壳体和所述间隔物利用粘接剂互相接合，所述多个外部端子分别具有利用所述粘接剂与所述间隔物接合的第1接合面，所述壳体具有设于所述多个端子孔中互相相邻的两个端子孔彼此之间的间壁，所述两个以上的端子孔的所述间壁与所述第1接合面之间的距离大于所述多个外部端子各自的厚度，所述多个端子孔中除所述两个以上的端子孔以外的端子孔的所述间壁与所述间隔物之间的距离等于所述两个以上的端子孔的所述间壁与所述间隔物之间的距离，或者在所述两个以上的端子孔的所述间壁与所述间隔物之间的距离以上。2.根据权利要求1所述的半导体模块，其中，所述多个端子孔分别被所述粘接剂密封。3.根据权利要求1或2所述的半导体模块，其中，在所述壳体内填充有覆盖所述半导体元件的灌注封装材料，所述粘接剂的阻气性高于所述灌注封装材料的阻气性。4.根据权利要求1或2所述的半导体模块，其中，所述间隔物具有利用所述粘接剂与所述多个外部端子分别接合的第2接合面，在所述第2接合面设有沿着所述多个端子孔的排列方向延伸的凹部。5.根据权利要求1或2所述的半导体模块，其中，所述间壁比所述两个端子孔各自的长度方向上的中心靠近所述间隔物。6.根据权利要求5所述的半导体模块，其中，将所述间壁与所述第1接合面之间的距离设为L，将所述多个外部端...

【专利技术属性】
技术研发人员：小松康佑，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：