半导体元件及其制备方法技术

技术编号:37846175 阅读:7 留言:0更新日期:2023-06-14 22:31
本公开提供一种具有埋入字元线的半导体元件及其制备方法。该半导体元件具有一基底以及一第一介电层,该基底具有一表面,该第一介电层从该基底的该表面延伸进入该基底中。该半导体元件亦具有一第二介电层以及一第一导电层,该第二介电层设置在该第一介电层上并从该基底的该表面延伸进入该基底中,该第一导电层设置在该基底中并借由该第一介电层以及该第二介电层而与该基底分隔开。二介电层而与该基底分隔开。二介电层而与该基底分隔开。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张美国第17/541,817号及第17/544,410号专利申请案的优先权(即优先权日为“2021年12月3日”及“2021年12月7日”),其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件以其制备方法。特别是有关于一种具有埋入字元线的半导体元件及其制备方法。

技术介绍

[0003]在一动态随机存取存储器(DRAM)元件中,借由多个字元线寻找多个存储器胞的地址。应当避免在不同存储器胞中的多个字元线之间的干扰以降低储存节点漏电(例如接面漏电以及次临界(sub

threshold)漏电),并保留写入到单元电容器(cell capacitor)的电荷。
[0004]当DRAM元件变得高度整合时,其变得更加难以使在一存储器胞中的一个字元线(其可表示成一主动字元线)与在一相邻存储器胞中的另一字元线(其可表示成一通过(passing)字元线)进行绝缘。当一通过字元线导通时,可借由阱辅助式穿隧(trap

assisted tunneling)而加速接面漏电流,而阱辅助式穿隧借由一内部电场所产生。
[0005]上文的“先前技术”说明仅提供
技术介绍
,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体元件。该半导体元件包括一基底,具有一表面;以及一第一介电层,从该基底的该表面延伸进入该基底中。该半导体元件亦包括一第二介电层,设置在该第一介电层上并从该基底的该表面延伸进入该基底中;以及一第一导电层,设置在该基底中并借由该第一介电层以及该第二介电层而与该基底分隔开。
[0007]本公开的另一实施例提供一种半导体元件。该半导体元件包括一基底,具有一表面;一第一介电层,从该基底的该表面延伸进入该基底中;以及一第一导电层,设置在该基底中并借由该第一介电层而与该基底分隔开。该半导体元件亦包括一第二介电层,从该基底的该表面延伸进入该基底中;以及一第二导电层,设置在该基底中并借由该第二介电层而与该基底分隔开。该第一介电层与该第二介电层具有不同厚度。
[0008]本公开的再另一实施例提供一种半导体元件的制备方法。该方法包括形成一第一凹陷部在一基底中的一第一介电层中;以及形成一第二凹陷部以与该第一凹陷部分隔开并在该基底中。该制备方法亦包括设置一保护层在该基底上以覆盖该第二凹陷部;以及设置一第二介电层在该第一介电层上。
[0009]借由形成两个介电层在该导电层与该基底之间,所以可降低该有效电场,也因此可降低该接面漏电流。因此,可避免在不同存储器胞中的多个字元线之间的干扰,并可保留写入到该单元电容器(cell capacitor)的该电荷。
[0010]上文已相当广泛地概述本公开的技术特征及优点,而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解,可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解,这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
[0011]参阅实施方式与权利要求合并考量图式时,可得以更全面了解本申请案的揭示内容,图式中相同的元件符号指相同的元件。
[0012]图1是剖视示意图,例示本公开一些实施例的半导体元件。
[0013]图2A是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0014]图2B是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0015]图2C是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0016]图2D是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0017]图2E是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0018]图2F是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0019]图2G是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0020]图2H是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0021]图2I是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0022]图2J是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0023]图2K是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0024]图2L是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0025]图2M是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0026]图2N是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0027]图2O是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0028]图2P是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0029]图2Q是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0030]图2R是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0031]图2S是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0032]图2T是剖视示意图,例示本公开一些实施例的半导体元件的制备方法的一或多个阶段。
[0033]图3是流程示意图,例示本公开一些实施例的半导体元件的制备方法。
[0034]其中,附图标记说明如下:
[0035]1:半导体元件
[0036]10:基底
[0037]101:表面
[0038]102:表面
[0039]10a:扩散区
[0040]10b:扩散区
[0041]11:介电层
[0042]11a:子层
[0043]11a1:表面
[0044]11b:子层
[0045]11b1:表面
[0046]11r:凹陷部
[0047]12:导电层
[0048]121:表面
[0049]12m:导电材料
[0050]13:介电层
[0051]131:表面
[0052]13r:凹陷部
[0053]14:导电层
[0054]141:表面
[0055]15:隔离层
[005本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体元件,包括:一基底,具有一表面;一第一介电层,从该基底的该表面延伸进入该基底中;一第二介电层,设置在该第一介电层上并从该基底的该表面延伸进入该基底中;以及一第一导电层,设置在该基底中并借由该第一介电层以及该第二介电层而与该基底分隔开。2.如权利要求1所述的半导体元件,其中该第二介电层设置在该第一介电层与该第一导电层之间。3.如权利要求1所述的半导体元件,其中该第二介电层的一密度不同于该第一介电层的一密度。4.如权利要求3所述的半导体元件,其中该第二介电层的该密度高于该第一介电层的该密度。5.如权利要求3所述的半导体元件,还包括一第二导电层,设置在该基底中且借由一第三介电层而与该基底分隔开。6.如权利要求5所述的半导体元件,其中该第三介电层的一密度不同于该第二介电层的该密度以及干第一介电层的该密度。7.如权利要求6所述的半导体元件,其中该第三介电层的该密度低于该第二介电层的该密度,且高于该第一介电层的该密度。8.如权利要求5所述的半导体元件,其中该第一导电层包括一通过字元线,且该第二导电层包括一主动字元线,该第一导电层与该第二导电层经配置以寻找不同存储器胞的地址。9.如权利要求5所述的半导体元件,其中该第一导电层与该第二导电层经配置以接收不同电压。10.如权利要求1所述的半导体元件,其中该第一介电层包括一第一上表面,其大致与该基底的该表面呈共面。11.如权利要求1所述的半导体元件,其中该第二介电层包括一第二上表面,其大致与该基底的该表面呈共面。12.如权利要求1所述的半导体元件,其中该第一导电层包括一表面,其与该基底的该表面分隔开。13.如权利要求12所述的半导体元件,还包括一隔离层,设置在该第一导电层的该表面上,其中该隔离层借由该第一介电层以及该第二介电层而与该基底分隔开,且该隔离层接触该第一介电层以及该第二介电层。14.一种半导体元件,包括:一基底,具有一表面;一第一介电层,从该基底的该表面延伸进入该基底中;一第一导电层,设置在该基底中并借由该第一介电层而与该基底分隔开;一第二介电层,从该基底的该表面延伸进入该基底中;以及一第二导电层,设置在该基底中并借由该第二介电层而与该基底分隔开;其中该第一介电层与该第二介电层具有不同厚度。
15.如权利要求14所述的半导体元件,其中该第一介电层的一厚度大于该第二介电层的一厚度。16.如权利要求14所述的半导体元件,其中该第一介电层包括一第一子层以及一第二子层,该第二子层设置在该第一子层与该第一导电层之间。17.如权利要求16所述的半导体元件,其中该第二子层的一密度不同于该第一子层的一密度,且该第二子层的该密度大于该第一子层的该密度。18...

【专利技术属性】
技术研发人员:萧钏林
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1