【技术实现步骤摘要】
半导体元件及其制备方法
[0001]本申请案主张美国第17/541,817号及第17/544,410号专利申请案的优先权(即优先权日为“2021年12月3日”及“2021年12月7日”),其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件以其制备方法。特别是有关于一种具有埋入字元线的半导体元件及其制备方法。
技术介绍
[0003]在一动态随机存取存储器(DRAM)元件中,借由多个字元线寻找多个存储器胞的地址。应当避免在不同存储器胞中的多个字元线之间的干扰以降低储存节点漏电(例如接面漏电以及次临界(sub
‑
threshold)漏电),并保留写入到单元电容器(cell capacitor)的电荷。
[0004]当DRAM元件变得高度整合时,其变得更加难以使在一存储器胞中的一个字元线(其可表示成一主动字元线)与在一相邻存储器胞中的另一字元线(其可表示成一通过(passing)字元线)进行绝缘。当一通过字元线导通时,可借由阱辅助式穿隧(trap
‑
assisted tunneling)而加速接面漏电流,而阱辅助式穿隧借由一内部电场所产生。
[0005]上文的“先前技术”说明仅提供
技术介绍
,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。
技术实现思路
[0006]本公开的一实施例提供一种半导体元件。该半导体元件包括一基底,具有一表面;以及一第一介电 ...
【技术保护点】
【技术特征摘要】
1.一种半导体元件,包括:一基底,具有一表面;一第一介电层,从该基底的该表面延伸进入该基底中;一第二介电层,设置在该第一介电层上并从该基底的该表面延伸进入该基底中;以及一第一导电层,设置在该基底中并借由该第一介电层以及该第二介电层而与该基底分隔开。2.如权利要求1所述的半导体元件,其中该第二介电层设置在该第一介电层与该第一导电层之间。3.如权利要求1所述的半导体元件,其中该第二介电层的一密度不同于该第一介电层的一密度。4.如权利要求3所述的半导体元件,其中该第二介电层的该密度高于该第一介电层的该密度。5.如权利要求3所述的半导体元件,还包括一第二导电层,设置在该基底中且借由一第三介电层而与该基底分隔开。6.如权利要求5所述的半导体元件,其中该第三介电层的一密度不同于该第二介电层的该密度以及干第一介电层的该密度。7.如权利要求6所述的半导体元件,其中该第三介电层的该密度低于该第二介电层的该密度,且高于该第一介电层的该密度。8.如权利要求5所述的半导体元件,其中该第一导电层包括一通过字元线,且该第二导电层包括一主动字元线,该第一导电层与该第二导电层经配置以寻找不同存储器胞的地址。9.如权利要求5所述的半导体元件,其中该第一导电层与该第二导电层经配置以接收不同电压。10.如权利要求1所述的半导体元件,其中该第一介电层包括一第一上表面,其大致与该基底的该表面呈共面。11.如权利要求1所述的半导体元件,其中该第二介电层包括一第二上表面,其大致与该基底的该表面呈共面。12.如权利要求1所述的半导体元件,其中该第一导电层包括一表面,其与该基底的该表面分隔开。13.如权利要求12所述的半导体元件,还包括一隔离层,设置在该第一导电层的该表面上,其中该隔离层借由该第一介电层以及该第二介电层而与该基底分隔开,且该隔离层接触该第一介电层以及该第二介电层。14.一种半导体元件,包括:一基底,具有一表面;一第一介电层,从该基底的该表面延伸进入该基底中;一第一导电层,设置在该基底中并借由该第一介电层而与该基底分隔开;一第二介电层,从该基底的该表面延伸进入该基底中;以及一第二导电层,设置在该基底中并借由该第二介电层而与该基底分隔开;其中该第一介电层与该第二介电层具有不同厚度。
15.如权利要求14所述的半导体元件,其中该第一介电层的一厚度大于该第二介电层的一厚度。16.如权利要求14所述的半导体元件,其中该第一介电层包括一第一子层以及一第二子层,该第二子层设置在该第一子层与该第一导电层之间。17.如权利要求16所述的半导体元件,其中该第二子层的一密度不同于该第一子层的一密度,且该第二子层的该密度大于该第一子层的该密度。18...
【专利技术属性】
技术研发人员:萧钏林,
申请(专利权)人:南亚科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。