发光二极管元件制造技术

本发明专利技术公开了一种发光二极管元件。在一实施例中揭示一种垂直式发光二极管元件，包括以下单元：基板具有导电性且包括孔洞，图形化半导体结构设置于基板的第一面上，第一焊接垫和第二焊接垫设置于基板的第二面上，导线穿过孔洞，电性连接半导体结构层，绝缘层至少设置于孔洞的侧壁上，隔绝导线和基板。本发明专利技术于另一实施例中揭示一种水平式发光二极管元件，包括以下单元：基板至少具有第一倾斜侧壁，图形化半导体结构设置于基板的第一面上，第一导线至少设置于基板的第一倾斜侧壁上，电性连接图形化半导体结构。

【技术实现步骤摘要】

本专利技术涉及一种发光元件，特别涉及一种发光二极管元件。
技术介绍
发光二极管(LED)具有省电、开关速度快等优点，应用越来越广泛。继 高阶手机采用发光二极管当背光源后，各样手持式电子产品也倾向采用 LED。为满足手持式电子产品轻薄短小的需求，发光二极管封装时如何节省 封装空间与成本，f然成为发光二极管的重心所在。一般具透光基板的发光二极管可以区分为面上(face up)型态与倒装焊 (flipchip)型态，此两种形式芯片皆须通过支架或电路结构体作为承载基座， 且需进一步填胶以保护半导体发光结构与引线接合点(wire bond)，如此重重 封装材料堆叠，使发光二极管封装体不容易满足轻薄短小的需求，也提高材 料间匹配的困难度。因此极需要一种技术，可缩小发光二极管元件封装尺寸 与简化封装工艺。
技术实现思路
为解决上述问题，本专利技术通过晶片级芯片封装技术，达到缩小发光二极 管元件封装尺寸与简化封装工艺的目的，同时提升发光二极管元件出光效率。本专利技术于一实施例提供一种发光二极管元件，包括以下单元基板具有 导电性且包括孔洞；图形化半导体结构设置于基板的第一面上，其中图形化 半导体结构至少包括第一型半导体层、有源层和第二型半导体层；第一焊接 垫和第二焊接垫设置于基板的第二面上；导线穿过孔洞，电性连接半导体结构的第一型半导体层和第一焊接垫；绝缘层至少设置于孔洞的侧壁上，隔绝 导线和基板。本专利技术于另一实施例揭示一种发光二极管元件，包括单元基板至少具 有第一倾斜侧壁；图形化半导体结构至少设置于基板的第一面上，其中半导体结构至少包括第一型半导体层、有源层和第二型半导体层；第一导线至少 设置于基板的第一倾斜侧壁上，电性连接图形化半导体结构的第一型半导体层。附图说明图1A 图1H描述本专利技术一实施例发光二极管元件的封装工艺。 图2A 图2E描述本专利技术另一实施例发光二极管元件的封装工艺。 图3显示本专利技术另一实施例表面粘着型发光二极管元件的剖面图 附图标记说明100 表面粘着型发光二极管元件 104 第一面108 孔洞112~有源层116 半导体结构层118 图形化半导体结构122 电极126~胶材130 第二焊接垫200 表面粘着型发光二极管元件 202~晶片204 第一型半导体层208 第二型半导体层212 图形化半导体结构216 第一型电极220 第一倾斜侧壁224 第三倾斜侧壁228 第二导线232 第二焊接垫300 表面粘着型发光二极管元件304 第二接合垫308 焊锡102 晶片 106 第二面 110 第二型半导体层 114 第一型半导体层 117 导电性接合层 120 绝缘层 124 导线 128 第一焊接垫 132 基板 201 第一面 203~第二面 206~有源层 210 半导体结构层 214 第二型电极 218~基板 222 第二倾斜侧壁 226 第四倾斜侧壁 230 第一导线 234 第一焊接垫 302~电路板 306 第一接合垫具体实施例方式本专利技术使用晶片级芯片封装(wafer level chip scale package, WLCSP)技 术，进行发光二极管元件的封装工艺，虽然在IC封装领域，晶片级芯片封 装已行之有年，但其重点在于线路重新布局与IC系统整合，与发光二极管 元件光学封装材料与管芯切割后信赖性的考量不同。以下配合图1A 图1G描述本专利技术一实施例以晶片级芯片封装技术，进 行发光二极管元件封装的工艺。首先，请参照图1A，提供晶片102,包括第 一面104和第二面106。本实施例晶片102为硅晶片，且硅晶片掺杂例如磷 或硼的杂质，以提高其导电率，本专利技术不限定晶片的组成，其亦可以为其它 具良好导电性质的材料组成。请参照图1B，以激光于晶片102中形成多个 孔洞108。请参照图1C,利用导电性接合层117将半导体结构层U6接合于 晶片102上，再将蓝宝石(sapphire)基板(未绘示)移除。本实施例的半导体结 构层116至少包括緩冲层(未绘示)、第一型半导体层114、有源层112和第 二型半导体层110。在本实施例中，第一型半导体层114是n型氮化镓(n-GaN) 层，有源层112是氮化铟镓(InGaN)/氮化镓(GaN)多量子阱结构层，第二型半 导体层110是p型氮化镓(p-GaN)层，且此半导体结构层是以外延技术形成 于蓝宝石上。请参照图1D，以黄光光刻和蚀刻工艺定义半导体结构层，以 形成多个图形化半导体结构118。请参照图1E,于图形化半导体结构118、 晶片102的第一平面104和第二平面106上及孔洞108的侧壁上形成一例如 氧化硅或氮化硅的绝缘层120，值得注意的是，部分的图形化半导体结构层 118和晶片102的第二面106未被绝缘层120覆盖，以供后续工艺进行电性 连接。请参照图1F,利用电镀或镀膜相关工艺于图形化半导体结构118的第一 型半导体层114上制作电极122,且于晶片102的第二面106制作第一焊接 垫128和第二焊接垫130。制作穿过孔洞108的导线124,电性连接电极122 和第一焊接垫128，其中绝缘层120将电极122、导线124和第一焊接垫128 与具导电性的晶片102隔绝。后续，形成胶材126，例如为环氧树月旨(Epoxy) 覆盖图形化半导体结构层118、导线124和电极122。请参照图1G，进行切割工艺，切割晶片102成多个基板132,形成多个 表面粘着(surface-mount)型发光二极管元件，为了简洁起见，于此图中仅绘示表面粘着型发光二极管元件100，值得注意的是，本实施例的发光二极管 元件为垂直式发光二极管。图形化半导体结构118中的第一型半导体层114 经由电极122和穿过基板132孔洞的导线124电性连接第一型焊接垫128, 第二型半导体层110经由导电性接合层117及导电性的基板132电性连接第 二型焊接垫130。图1H显示图1G的平面图，如图所示，本实施例的图形化 半导体结构118的面积较基板132的面积小，当发光二极管所产生的光向下 射向基板时会被基板再反射回图形化半导体结构，此时大部分光经过多量子 阱时会被吸收。但在基板未被图形化半导体结构覆盖的区域，其反射的光不 会再经过多量子阱，而有机会从基板侧边出光，因此可增加出光效率。本实施例的表面粘着型发光二极管元件(SMD LED)具备体积小、适合自 动化生产的优点，可达到缩小发光二极管元件封装尺寸与简化封装工艺的目 的，且可因应各式各样手持式电子产品轻薄短小的需求。以下配合图2A 图2D描述本专利技术另一实施例以晶片级芯片封装技术， 进行发光二极管元件封装的工艺。首先，请参照图2A,提供晶片202，包括 第一面201和第二面203，本实施例晶片202为蓝宝石。接着，于蓝宝石晶 片202的第一面201上以外延工艺依序形成緩冲层(未绘示)、第一型半导体 层204，例如n型氮化镓(n-GaN)、有源层206，例如氮化铟镓/氮化镓多量子 阱结构、和第二型半导体层208，例如p型氮化镓(p-GaN)，为方便起见，本 实施例将上述外延层的结合称为半导体结构层210。请参照图2B，以黄光光刻和蚀刻工艺定义半导体结构层210，形成多个 图形化半导体结构212。请参照图2C，蚀刻部分半导体结构层本文档来自技高网...

【技术保护点】
一种发光二极管元件，包括：　基板，具有导电性且包括至少一孔洞；　图形化半导体结构，设置于该基板的第一面上，其中该图形化半导体结构至少包括第一型半导体层和第二型半导体层；　第一焊接垫和第二焊接垫，设置于该基板的第二面上；　 　导线，穿过该孔洞，电性连接该图形化半导体结构的第一型半导体层和该第一焊接垫；及　绝缘层，至少设置于该孔洞的侧壁上，以隔绝该导线和该基板。

【技术特征摘要】

【专利技术属性】
技术研发人员：许嘉良，
申请(专利权)人：晶元光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]