半导体器件及其制作方法技术

本申请提供一种半导体器件及其制作方法，该半导体器件包括：衬底，该衬底包括主体区和漂移区，该漂移区中形成有浅槽隔离结构，该浅槽隔离结构内形成有凹槽；位于该衬底上的栅极结构，该栅极结构包括位于该主体区和漂移区上的主体栅极、以及自该主体栅极一侧朝该漂移区的方向延伸的第一延伸部和第二延伸部，该第一延伸部延伸至该凹槽内，该第二延伸部延伸至该浅槽隔离结构上，从而能有效避免浅槽隔离结构边缘附近的耗尽电场发生电场局部集中，导致局部电压过大的问题，有利于提高击穿电压。有利于提高击穿电压。有利于提高击穿电压。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体器件及其制作方法。

技术介绍

[0002]集成电路中的电子元器件主要包括MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)，导通电阻(Ron)和击穿电压(BV)是衡量MOS晶体管的重要参数，通常来说，导通电阻越小越好，击穿电压越大越好，但这两者往往是相互矛盾的，当通过调整离子注入条件、以及器件尺寸等方式优化了导通电阻和击穿电压之后，若要进一步降低导通电阻，则会导致击穿电压降低，若要进一步提高击穿电压，则会导致导通电阻增大。
[0003]横向双扩散金属氧化物半导体(lateral double
‑
diffused MOS，LDMOS)是一种双扩散结构的功率器件，相较于普通的MOS晶体管而言，LDMOS晶体管在源极和漏极之间增加了低掺杂的漂移区，栅极扩展延伸到漂移区的场氧上面，充当场板，当半导体器件被阻断时，漂移区会形成耗尽电场而使载流子发生漂移。由于在LDMOS晶体管中，漂移区对源极和漏极之间的电场具有缓冲作用，比如，当LDMOS晶体管接高压时，电压的一部分会降落在漂移区上，故能够承受更高的电压，进而有利于提高击穿电压。针对这种优异特性，LDMOS晶体管在中高压以及高压领域应用广泛。但是，现有LDMOS晶体管中，耗尽电场(特别是场板处的耗尽电场)容易发生电场集中现象，影响击穿电压。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制作方法，能避免耗尽电场发生电场集中现象，有利于提高击穿电压。
[0005]为了解决上述问题，本申请实施例提供了一种半导体器件的制作方法，包括：
[0006]衬底，所述衬底包括主体区和漂移区，所述漂移区中形成有浅槽隔离结构，所述浅槽隔离结构内形成有凹槽；
[0007]位于所述衬底上的栅极结构，所述栅极结构包括位于所述主体区和所述漂移区上的主体栅极、以及自所述主体栅极一侧朝所述漂移区的方向延伸的第一延伸部和第二延伸部，所述第一延伸部延伸至所述凹槽内，所述第二延伸部延伸至所述浅槽隔离结构上。
[0008]在一些实施方式中，所述凹槽的截面形状包括梯形。
[0009]在一些实施方式中，所述凹槽侧壁的倾斜角度，不大于所述浅槽隔离结构侧壁的倾斜角度。
[0010]在一些实施方式中，所述栅极结构还包括栅介质层，所述栅介质层位于所述主体栅极和所述衬底之间，且从所述主体区延伸至所述漂移区，并与所述浅槽隔离结构的边缘邻接。
[0011]在一些实施方式中，所述凹槽靠近所述主体区的侧壁，与所述浅槽隔离结构靠近所述主体区的侧壁之间具有第一距离，所述第一距离和所述栅介质层厚度之间的差值在第
一预设范围内；所述浅槽隔离结构底壁与所述凹槽底壁之间具有第二距离，所述第二距离和所述第一距离之间的差值在第二预设范围内。
[0012]在一些实施方式中，所述主体栅极、所述第一延伸部和所述第二延伸部是一体成型。
[0013]在一些实施方式中，所述半导体器件包括横向扩散金属氧化物半导体，其中，所述漂移区中还形成有漏极，所述主体区中形成有源极。
[0014]在一些实施方式中，所述半导体器件包括双扩散漏极金属氧化物半导体，其中，所述漂移区位于所述主体区两侧，且所述漂移区中还形成有分别位于所述主体区两侧的源极和漏极。
[0015]在一些实施方式中，所述主体区具有第一导电类型，所述漂移区、所述源极和所述漏极具有第二导电类型，所述第一导电类型和所述第二导电类型相反。
[0016]为了解决上述问题，本申请实施例还提供了一种半导体器件的制作方法，包括：
[0017]提供衬底，所述衬底包括主体区和漂移区；
[0018]在所述漂移区中形成浅槽隔离结构，并在所述浅槽隔离结构中形成凹槽；
[0019]在所述衬底上形成栅极结构，所述栅极结构包括位于所述主体区和所述漂移区上的主体栅极、以及自所述主体栅极一侧朝所述漂移区的方向延伸的第一延伸部和第二延伸部，所述第一延伸部延伸至所述凹槽内，所述第二延伸部延伸至所述浅槽隔离结构上。
[0020]在一些实施方式中，所述在所述衬底上形成栅极结构的步骤，包括：
[0021]在所述衬底上形成多晶硅层，所述多晶硅层覆盖所述主体区、所述浅槽隔离结构、所述凹槽和所述漂移区；
[0022]对所述多晶硅层进行刻蚀，以形成所述栅极结构。
[0023]在一些实施方式中，所述栅极结构还包括栅介质层，所述栅介质层位于所述主体栅极和所述衬底之间，在所述衬底上形成多晶硅层的步骤之前，还包括：
[0024]在所述衬底上形成栅介质层，所述栅介质层从所述主体区延伸至所述漂移区，且与所述浅槽隔离结构的边缘邻接。
[0025]在一些实施方式中，在所述漂移区中形成浅槽隔离结构的步骤，包括：
[0026]在所述衬底上形成硬掩膜层，所述硬掩膜层覆盖所述主体区和所述漂移区；
[0027]通过所述硬掩膜层在所述漂移区中形成浅槽隔离结构；
[0028]去除所述硬掩膜层。
[0029]本方案提供的半导体器件，由于浅槽隔离结构内形成有凹槽，且栅极结构包括主体栅极、以及自主体栅极一侧朝漂移区的方向延伸的第一延伸部和第二延伸部，其中，第一延伸部延伸至凹槽内，第二延伸部延伸至浅槽隔离结构上，从而能有效避免浅槽隔离结构边缘附近的耗尽电场发生电场局部集中，导致局部电压过大的问题，有利于提高击穿电压。
[0030]本方案提供的半导体器件的制作方法，通过在浅槽隔离结构内形成凹槽，并在衬底上形成栅极结构，其中，栅极结构包括位于主体区和漂移区上的主体栅极、以及自主体栅极一侧朝漂移区的方向延伸的第一延伸部和第二延伸部，第一延伸部延伸至凹槽内，第二延伸部延伸至浅槽隔离结构上，从而能有效避免浅槽隔离结构边缘附近的耗尽电场发生电场局部集中，导致局部电压过大的问题，有利于提高击穿电压，且制作工艺简单，兼容性强。
[0031]本方案的另一主要专利技术点在于，主体栅极、第一延伸部和第二延伸部是一体成型，
彼此间具有平滑的过渡结构，从而使得电场分布更加均匀，使得器件更不容易被击穿。
【附图说明】
[0032]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是本申请实施例提供的半导体器件的剖视结构示意图；
[0034]图2图1中半导体器件的平面布局示意图；
[0035]图3是本申请另一实施例提供的半导体器件的剖视结构示意图；
[0036]图4是本申请另一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括主体区和漂移区，所述漂移区中形成有浅槽隔离结构，所述浅槽隔离结构内形成有凹槽；位于所述衬底上的栅极结构，所述栅极结构包括位于所述主体区和所述漂移区上的主体栅极、以及自所述主体栅极一侧朝所述漂移区的方向延伸的第一延伸部和第二延伸部，所述第一延伸部延伸至所述凹槽内，所述第二延伸部延伸至所述浅槽隔离结构上。2.根据权利要求1所述的半导体器件，其特征在于，所述凹槽的截面形状包括梯形。3.根据权利要求2所述的半导体器件，其特征在于，所述凹槽侧壁的倾斜角度，不大于所述浅槽隔离结构侧壁的倾斜角度。4.根据权利要求1所述的半导体器件，其特征在于，所述栅极结构还包括栅介质层，所述栅介质层位于所述主体栅极和所述衬底之间，且从所述主体区延伸至所述漂移区，并与所述浅槽隔离结构的边缘邻接。5.根据权利要求4所述的半导体器件，其特征在于，所述凹槽靠近所述主体区的侧壁，与所述浅槽隔离结构靠近所述主体区的侧壁之间具有第一距离，所述第一距离和所述栅介质层厚度之间的差值在第一预设范围内；所述浅槽隔离结构底壁与所述凹槽底壁之间具有第二距离，所述第二距离和所述第一距离之间的差值在第二预设范围内。6.根据权利要求1所述的半导体器件，其特征在于，所述主体栅极、所述第一延伸部和所述第二延伸部是一体成型。7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括横向扩散金属氧化物半导体，其中，所述漂移区中还形成有漏极，所述主体区中形成有源极。8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括双扩散漏极金属氧化物半导体，其中，所述漂移区位于所述主...

【专利技术属性】
技术研发人员：程亚杰，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：