半导体器件及其制作方法技术

本申请提供一种半导体器件及其制作方法，该半导体器件包括：衬底，该衬底包括主体区和漂移区，该漂移区包括间隔区；位于该衬底上的栅介质层，该栅介质层从该主体区延伸至该漂移区，且与该间隔区边缘邻接；位于该栅介质层上且延伸至该间隔区上方的栅极结构，该栅极结构中形成有至少一个开口，该开口的位置与该间隔区的邻接边缘对应，且沿该栅极结构的厚度方向贯穿该栅极结构，从而能较好地缓解漂移区内邻接边缘处耗尽电场的负电荷集中现象，有效解决了耗尽电场中局部电压过大的问题，有利于提高击穿电压。击穿电压。击穿电压。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体器件及其制作方法。

技术介绍

[0002]集成电路中的电子元器件主要包括MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)，导通电阻(Ron)和击穿电压(BV)是衡量MOS晶体管的重要参数，通常来说，导通电阻越小越好，击穿电压越大越好，但这两者往往是相互矛盾的，当通过调整离子注入条件、以及器件尺寸等方式优化了导通电阻和击穿电压之后，若要进一步降低导通电阻，则会导致击穿电压降低，若要进一步提高击穿电压，则会导致导通电阻增大。
[0003]横向双扩散金属氧化物半导体(lateral double
‑
diffused MOS，LDMOS)是一种双扩散结构的功率器件，相较于普通的MOS晶体管而言，LDMOS晶体管在源极和漏极之间增加了低掺杂的漂移区，栅极扩展延伸到漂移区的场氧上面，充当场板，当半导体器件被阻断时，漂移区会形成耗尽电场而使载流子发生漂移。由于在LDMOS晶体管中，漂移区对源极和漏极之间的电场具有缓冲作用，比如，当LDMOS晶体管接高压时，电压的一部分会降落在漂移区上，故能够承受更高的电压，进而有利于提高击穿电压。针对这种优异特性，LDMOS晶体管在中高压以及高压领域应用广泛。但是，现有LDMOS晶体管中，耗尽电场(特别是场板处的耗尽电场)容易发生电场集中现象，影响击穿电压。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制作方法，能避免耗尽电场发生电场集中现象，有利于提高击穿电压。
[0005]为了解决上述问题，本申请实施例提供了一种半导体器件，包括：
[0006]衬底，所述衬底包括主体区和漂移区，所述漂移区包括间隔区；
[0007]位于所述衬底上的栅介质层，所述栅介质层从所述主体区延伸至所述漂移区，且与所述间隔区边缘邻接；
[0008]位于所述栅介质层上且延伸至所述间隔区上方的栅极结构，所述栅极结构中形成有至少一个开口，所述开口的位置与所述间隔区的邻接边缘对应，且沿所述栅极结构的厚度方向贯穿所述栅极结构。
[0009]在一些实施方式中，所述开口为单个，所述单个开口沿所述纵向贯穿所述邻接边缘对应的所述栅极结构。
[0010]在一些实施方式中，所述单个开口还沿所述邻接边缘所在的方向贯穿所述栅极结构。
[0011]在一些实施方式中，所述开口的截面形状呈矩形，或者所述开口的侧边缘呈锯齿状或波浪状。
[0012]在一些实施方式中，所述开口为多个，所述多个开口沿所述邻接边缘所在的方向
间隔设置。
[0013]在一些实施方式中，所述间隔区内形成有浅槽隔离结构，所述栅极结构位于所述栅介质层和所述浅槽隔离结构上。
[0014]在一些实施方式中，所述间隔区上形成有氧化绝缘层，所述栅极结构位于所述栅介质层和所述氧化绝缘层上。
[0015]在一些实施方式中，所述半导体器件包括横向扩散金属氧化物半导体，其中，所述漂移区中形成有漏极，所述主体区中形成有源极。
[0016]在一些实施方式中，所述半导体器件包括双扩散漏极金属氧化物半导体，其中，所述漂移区位于所述主体区两侧，且任一侧的所述漂移区中形成有源极，另一侧的所述漂移区中形成有漏极。
[0017]为了解决上述问题，本申请实施例还提供了一种半导体器件的制作方法，包括：
[0018]提供衬底，所述衬底包括主体区和漂移区，所述漂移区包括间隔区；
[0019]在所述衬底上形成栅介质层，所述栅介质层从所述主体区延伸至所述漂移区，且与所述间隔区边缘邻接；
[0020]在所述栅介质层上形成栅极结构，所述栅极结构延伸至所述间隔区上方，且所述栅极结构中形成有至少一个开口，所述开口的位置与所述间隔区的邻接边缘对应，且沿所述栅极结构的厚度方向贯穿所述栅极结构。
[0021]在一些实施方式中，所述在所述栅介质层上形成栅极结构的步骤，包括：
[0022]在所述栅介质层上形成多晶硅层，所述多晶硅层覆盖所述主体区和所述漂移区；
[0023]对所述多晶硅层进行刻蚀，以形成位于所述栅介质层上且延伸至所述间隔区上方的栅极结构，所述栅极结构中形成有至少一个所述开口。
[0024]在一些实施方式中，在所述衬底上形成栅介质层的步骤之前，还包括：
[0025]在所述间隔区中形成浅槽隔离结构，所述栅极结构位于所述栅介质层和所述浅槽隔离结构上；或者，
[0026]在所述间隔区上形成氧化绝缘层，所述栅极结构位于所述栅介质层和所述氧化绝缘层上。
[0027]本申请实施例提供的半导体器件及其制作方法，通过在栅极结构中形成至少一个开口，并使该开口的位置与衬底中间隔区的邻接边缘对应，且使开口沿栅极结构的厚度方向贯穿该栅极结构，从而能较好地缓解漂移区内邻接边缘处耗尽电场的负电荷集中现象，有效解决了耗尽电场中局部电压过大的问题，有利于提高击穿电压，提高器件性能，且制作工艺简单，兼容性强。
【附图说明】
[0028]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1是本申请实施例提供的半导体器件的剖视结构示意图；
[0030]图2是图1中半导体器件的平面布局示意图；
[0031]图3是本申请另一实施例提供的半导体器件的剖视结构示意图；
[0032]图4是本申请另一实施例提供的半导体器件的剖视结构示意图；
[0033]图5是本申请另一实施例提供的半导体器件的剖视结构示意图；
[0034]图6是本申请另一实施例提供的半导体器件的剖视结构示意图；
[0035]图7是图6中半导体器件在阻断状态下的电路模型示意图；
[0036]图8是本申请另一实施例提供的半导体器件的平面布局示意图；
[0037]图9是本申请实施例提供的半导体器件的制作方法的流程示意图；
[0038]图10是本申请实施例提供的步骤S101对应的半导体器件的剖视结构示意图；
[0039]图11
‑
图13是本申请实施例提供的步骤S102对应的半导体器件的剖视结构示意图。
【具体实施方式】
[0040]下面结合附图和实施例，对本专利技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本专利技术，但不对本专利技术的范围进行限定。同样的，以下实施例仅为本专利技术的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括主体区和漂移区，所述漂移区包括间隔区；位于所述衬底上的栅介质层，所述栅介质层从所述主体区延伸至所述漂移区，且与所述间隔区边缘邻接；位于所述栅介质层上且延伸至所述间隔区上方的栅极结构，所述栅极结构中形成有至少一个开口，所述开口的位置与所述间隔区的邻接边缘对应，且沿所述栅极结构的厚度方向贯穿所述栅极结构。2.根据权利要求1所述的半导体器件，其特征在于，所述开口为单个，所述单个开口沿所述纵向贯穿所述邻接边缘对应的所述栅极结构。3.根据权利要求2所述的半导体器件，其特征在于，所述单个开口还沿所述邻接边缘所在的方向贯穿所述栅极结构。4.根据权利要求2所述的半导体器件，其特征在于，所述开口的截面形状呈矩形，或者所述开口的侧边缘呈锯齿状或波浪状。5.根据权利要求1所述的半导体器件，其特征在于，所述开口为多个，所述多个开口沿所述邻接边缘所在的方向间隔设置。6.根据权利要求1所述的半导体器件，其特征在于，所述间隔区内形成有浅槽隔离结构，所述栅极结构位于所述栅介质层和所述浅槽隔离结构上。7.根据权利要求1所述的半导体器件，其特征在于，所述间隔区上形成有氧化绝缘层，所述栅极结构位于所述栅介质层和所述氧化绝缘层上。8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括横向扩散金属氧化物半导体，其中，所述漂移区中形成有漏极，所述主体区...

【专利技术属性】
技术研发人员：程亚杰，方慧风，施森华，徐静静，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：