沟槽型MOSFET及其制造方法技术

本申请公开了一种沟槽型MOSFET及其制造方法，涉及半导体技术领域。沟槽型MOSFET包括：第一掺杂类型的衬底，衬底的第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触；设置在外延层内，且与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区。根据本申请实施例，能够提高沟槽型MOSFET器件的耐压能力，并且能够降低栅漏电容，减少开关损耗。减少开关损耗。减少开关损耗。

【技术实现步骤摘要】
沟槽型MOSFET及其制造方法


[0001]本申请属于半导体器件领域，尤其涉及一种沟槽型MOSFET及其制造方法。

技术介绍

[0002]在功率半导体领域内，沟槽型金属氧化物半导体场效应MOSFET（Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor，MOSFET）由于元胞尺寸小，可以实现低电阻、大电流，在低压领域内迅速发展起来。
[0003]相关技术中，栅极沟槽结构的底部角部处为直角，因此栅极沟槽结构的底部角部处容易出现高电场，进而栅极沟槽结构内的栅极氧化层容易被击穿，从而导致沟槽型MOSFET器件的功能失效，即，沟槽型MOSFET器件的耐压能力差。

技术实现思路

[0004]本申请实施例提供一种沟槽型MOSFET及其制造方法，能够提高沟槽型MOSFET器件的耐压能力，并且能够降低栅漏电容，减少开关损耗。
[0005]第一方面，本申请实施例提供一种沟槽型MOSFET，包括：第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触；设置在外延层内，且与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区；第一掺杂类型与第二掺杂类型相反。
[0006]在一些可选的实施方式中，在垂直于第一表面的方向上，底部栅氧化层的横截面呈“凸”形。
[0007]在一些可选的实施方式中，沟槽型MOSFET还包括：设置在阱区远离第一表面的表面上，且与栅极沟槽结构接触的第一掺杂类型的第二掺杂区；设置在阱区内，且与栅极沟槽结构间隔的第二掺杂类型的第三掺杂区。
[0008]在一些可选的实施方式中，沟槽型MOSFET，还包括：与相邻两个第二掺杂区、相邻两个第三掺杂区均接触设置的源极金属区。
[0009]在一些可选的实施方式中，衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
[0010]第二方面，本申请实施例提供了一种沟槽型MOSFET制造方法，包括：提供第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型
的外延层；在外延层远离第一表面的表面上形成第二掺杂类型的阱区；在阱区内形成栅极沟槽结构，并在外延层内形成与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触。
[0011]在一些可选的实施方式中，在阱区内形成栅极沟槽结构，并在外延层内形成与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区，包括：在阱区远离第一表面的表面上形成第一过渡层；在第一过渡层远离第一表面的表面上形成第一硬掩膜层；在阱区内形成沟槽结构；在沟槽结构的表面上形成第二过渡层；在第二过渡层远离第一表面的表面上和第一硬掩膜层远离第一表面的表面上分别形成第二硬掩膜层；刻蚀沟槽结构底部的第二硬掩膜层；在沟槽结构内形成第二底部栅氧化层；刻蚀全部第一硬掩膜层和全部第二硬掩膜层；在外延层内形成与沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区；去除全部第一过渡层和全部第二过渡层，在沟槽结构内形成第一底部栅氧化层和侧部栅氧化层；在沟槽结构内形成栅极。
[0012]在一些可选的实施方式中，在垂直于第一表面的方向上，底部栅氧化层的横截面呈“凸”形。
[0013]在一些可选的实施方式中，在沟槽结构内形成栅极之后，方法还包括：形成连接两个相邻第二掺杂区，且与第三掺杂区接触的源极金属区。
[0014]在一些可选的实施方式中，在垂直于第一表面的方向上，阱区的长度小于栅极沟槽结构的长度。
[0015]根据本申请实施例提供的沟槽型MOSFET及其制造方法，该沟槽型MOSFET包括设置在外延层内的阱区、栅极沟槽结构和第一掺杂区。一方面，栅极沟槽结构的底部角部处接触设置有第二掺杂类型的第一掺杂区，当沟槽型MOSFET器件处于反向偏压状态时，第二掺杂类型的第一掺杂区能够改善栅极沟槽结构的底部角部处电场集中的问题，进而提高栅极氧化层的可靠性，从而提高沟槽型MOSFET器件的耐压能力。另一方面，栅极沟槽结构的底部氧化层可包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，也就是说增加了部分第一底部栅氧化层的厚度，能够有效降低栅漏电容（即栅极与漏极之间的电容），减少开关损耗。
附图说明
[0016]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还
可以根据这些附图获得其他的附图。
[0017]图1是本申请实施例提供的沟槽型MOSFET的一种结构示意图；图2是本申请实施例提供的沟槽型MOSFET制造方法的流程示意图；图3是本申请实施例提供的衬底的一种截面结构示意图；图4是本申请实施例提供的形成阱区的一种截面结构示意图；图5是本申请实施例提供的形成第一过渡层的一种截面结构示意图；图6是本申请实施例提供的形成第一硬掩膜层的一种截面结构示意图；图7是本申请实施例提供的形成沟槽结构的一种截面结构示意图；图8是本申请实施例提供的形成第二过渡层的一种截面结构示意图；图9是本申请实施例提供的形成第二硬掩膜层的一种截面结构示意图；图10是本申请实施例提供的形成第二底部栅氧化层的一种截面结构示意图；图11是本申请实施例提供的形成第一掺杂区的一种截面结构示意图；图12是本申请实施例提供的形成氧化层、第一底部栅氧化层和侧部栅氧化层的一种截面结构示意图；图13是本申请实施例提供的形成栅极沟槽结构和第二掺杂区一种截面结构示意图；图14是本申请实施例提供的形成第三掺杂区的一种截面结构示意图；图15是本申请提供的形成源极金属区的截面结构示意图。
[0018]附图元件符号说明：1、衬底；11、第一表面；12、第二表面；2、外延层；21、氧化层；22、接触孔；3、阱区；4、栅极沟槽结构；41、底部栅氧化层；411、第一底部栅氧化层；412、第二底部栅氧化层；42、侧部栅氧化层；43、栅极；44、隔离介质层；45、沟槽结构；46、第一过渡层；47、第一硬掩膜层；48、第二过渡层；49、第二硬掩膜层；5、第一掺杂区；6、第二掺杂区；7、第三掺杂区；8、源极金属层；9、漏极结构。
[0019]在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
[0020]下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型MOSFET，其特征在于，包括：第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型的外延层；设置在所述外延层内的第二掺杂类型的阱区；设置在所述阱区内的栅极沟槽结构，所述栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与所述第一底部栅氧化层接触设置的第二底部栅氧化层，所述第二底部栅氧化层设置在所述第一底部栅氧化层远离所述第一表面的一侧，且与所述栅极沟槽结构的侧部栅氧化层不接触；设置在所述外延层内，且与所述栅极沟槽结构的底部角部处接触的所述第二掺杂类型的第一掺杂区；所述第一掺杂类型与所述第二掺杂类型相反。2.根据权利要求1所述的沟槽型MOSFET，其特征在于，在垂直于第一表面的方向上，所述底部栅氧化层的横截面呈“凸”形。3.根据权利要求1所述的沟槽型MOSFET，其特征在于，在垂直于所述第一表面的方向上，所述阱区的长度小于所述栅极沟槽结构的长度。4.根据权利要求1所述的沟槽型MOSFET，其特征在于，所述沟槽型MOSFET还包括：设置在所述阱区远离所述第一表面的表面上，且与所述栅极沟槽结构接触的所述第一掺杂类型的第二掺杂区；设置在所述阱区内，且与所述栅极沟槽结构间隔的所述第二掺杂类型的第三掺杂区。5.根据权利要求4所述的沟槽型MOSFET，其特征在于，所述沟槽型MOSFET，还包括：与相邻两个所述第二掺杂区、相邻两个所述第三掺杂区均接触设置的源极金属区。6.根据权利要求1所述的沟槽型MOSFET，其特征在于，所述衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。7.一种沟槽型MOSFET制造方法，其特征在于，包括：提供第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型...

【专利技术属性】
技术研发人员：龚雪芹，张彦飞，刘梦新，温霄霞，
申请(专利权)人：北京中科新微特科技开发股份有限公司，
类型：发明
国别省市：