低能耗高电子迁移率晶体管及其制作方法技术

本发明专利技术实施例提供一种低能耗HEMT及其制作方法，其中，低能耗HEMT包括至少一个晶体管单元，所述至少一个晶体管单元包括：栅极(22)；源极(4)；漏极(3)；邻接源极(4)的第一P型氮化镓区(51)；布置于第一P型氮化镓区(51)和栅极(22)之间的第一N型氮化镓区(61)；邻接漏极(3)的第二N型氮化镓区(62)；布置于第二N型氮化镓区(62)和栅极(22)之间的第二P型氮化镓区(52)。本发明专利技术实施例提供的低能耗HEMT及其制作方法，可以通过控制栅极电压的方式，来控制栅极的导通电阻和关断电阻，在运行过程中，可以很好的控制开关速率，并通过降低电磁干扰来降低器件的开关损耗，提升了阈值电压。提升了阈值电压。提升了阈值电压。

【技术实现步骤摘要】
低能耗高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种低能耗高电子迁移率晶体管(HEMT)及其制作方法。

技术介绍

[0002]传统氮化镓高电子迁移率晶体管(GaN HEMT)以超高的电子迁移率著称，但在其应用中，栅极电压的变化速度(dv/dt)过快的话，会受到电磁干扰(EMI)，导致器件的开关损耗增大。

技术实现思路

[0003]本专利技术实施例提供一种低能耗HEMT及其制作方法，用于解决现有技术中HEMT的开关损耗大的技术问题。
[0004]第一方面，本专利技术实施例提供一种低能耗HEMT，包括至少一个晶体管单元，所述至少一个晶体管单元包括：
[0005]栅极；
[0006]源极；
[0007]漏极；
[0008]邻接源极的第一P型氮化镓区；
[0009]布置于第一P型氮化镓区和栅极之间的第一N型氮化镓区；
[0010]邻接漏极的第二N型氮化镓区；
[0011]布置于第二N型氮化镓区和栅极之间的第二P型氮化镓区。
...

【技术保护点】

【技术特征摘要】
1.一种低能耗高电子迁移率晶体管，其特征在于，包括至少一个晶体管单元，所述至少一个晶体管单元包括：栅极(22)；源极(4)；漏极(3)；邻接源极(4)的第一P型氮化镓区(51)；布置于第一P型氮化镓区(51)和栅极(22)之间的第一N型氮化镓区(61)；邻接漏极(3)的第二N型氮化镓区(62)；布置于第二N型氮化镓区(62)和栅极(22)之间的第二P型氮化镓区(52)。2.根据权利要求1所述的低能耗高电子迁移率晶体管，其特征在于，第一P型氮化镓区(51)、第一N型氮化镓区(61)和栅极(22)构成常开型的P通道。3.根据权利要求1所述的低能耗高电子迁移率晶体管，其特征在于，第二N型氮化镓区(62)、第二P型氮化镓区(52)和栅极(22)构成常关型的N通道结型场效应晶体管。4.根据权利要求2或3所述的低能耗高电子迁移率晶体管，其特征在于，结型场效应晶体管的掺杂浓度大于0.5E13cm
‑3且小于7.5E13cm
‑3。5.根据权利要求2或3所述的低能耗高电子迁移率晶体管，其特征在于，第一P型氮化镓区(51)具有5纳米和100纳米之间、特别地在10纳米和50纳米之间的厚度；第二N型氮化镓区(62)具有5纳米和100纳米之间、特别地在10纳米和50纳米之间的厚度；第一N型氮化镓区(61)具有7纳米和100纳米之间、特别地在12纳米和50纳米之间的厚度；第二P型氮化镓区(52)具有7纳米和100纳米之间、特别地在12纳米和50纳米之间的厚度。6.一种制作低能耗高电子迁移率晶体管的方法，其特征在于，包括：在第一钝化层(81)的第一表面(8101)形成第一沟槽(8110)；在第一沟槽(8110)中填充P型氮化镓，并在第一钝化层(81)的第一表面(8101)沉积一层P型氮化镓，形成第一P型氮化镓区(51)；在第一P型氮化镓区(51)的第一表面(5101)沉积一层钝化物，形成第二钝化层(82)；在第二钝化层(82)的第一表面(8201)分别形成第二沟槽(8210)和第三沟槽(8220)；在第二沟槽(8210)中填充N型氮化镓，形成第一N型氮化镓区(61)；第三沟槽(8220)的底部沉积一层N型氮化镓，形成第二N型氮化镓区(62)，第二N型氮化镓区(62)的厚度适于第三沟槽(8220)，使得在形成第二N型氮化镓区(62)之后，保留第一剩余沟槽(8220
’
)；在第一剩余沟槽(8220
’
)中填充钝化物；在第二钝化层(82)的第一表面(8201)形成第四沟槽(8230)；在第四沟槽(8230)中填充P型氮化镓，形成第二P型氮化镓区(52)；在第二钝化层(82)的第一表面(8201)分别形成第五沟槽(8240)和第六沟槽(8...

【专利技术属性】
技术研发人员：刘杰，黄汇钦，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：