阵列基板制造技术

本发明专利技术提供一种阵列基板，其包括：接触垫、薄膜晶体管、像素区和储存电容分别形成在基板上；无机保护层，形成在该薄膜晶体管、部分该接触垫和该储存电容上；和导电层，形成在部分该接触垫、部分该薄膜晶体管、部分该储存电容和像素区上。该无机保护层与该导电层的交界处为连续结构且彼此嵌合，且该无机保护层的表面与该导电层的表面呈同一水平面。

【技术实现步骤摘要】

本专利技术涉及一种阵列基板及其形成方法，特别是涉及一种不需光掩模的 激光剥除工艺应用在阵列基板的制作中。
技术介绍
液晶显示器的显示原理是应用电场控制液晶分子的角度，决定是否透 光。液晶层一般夹设在彩色滤光片基板(color filter substrate)和薄膜晶体管阵 列基才反(thin film transistor array substrate)之间。现有^支术中，形成TFT阵列 基板需要五道光掩模，如图1A-1E所示。基板分为显示区域及外围区域，显 示区域包括作为薄膜晶体管的第I区和作为储存电容的第II区。图1A中， 首先在基板上IO形成金属层，并以第一道光掩模使其图案化，作为第I区 的栅极IIA和第II区的下电极11B。接着如图1B所示，形成介电层12后， 以第二道光掩模图案化形成沟道层13和欧姆接触层14在第I区。如图1C 所示，形成另一金属层后，以第三道光掩模进行图案化使金属层形成源极/ 漏极15,并蚀刻部分的欧姆接触层14以露出沟道层13。如图1D所示，形 成保护层17在上述结构上，并以第四道光掩模进行图案化，形成接触孔16 以露出薄膜晶体管的部分漏极15。之后形成导电层在上述结构中，再以第5 道光掩模图案化导电层，图案的导电层18可形成像素电极，使其透过接触 孔16与漏极15电连接，并作为第II区的上电极。经上述步骤，即形成如图 1E所示的结构。阵列基板的形成方法中，图案化有机层或无机层的方法除了上述光刻工 艺，也包括激光剥除法(laser ablation),如美国专利US 6,933,208 B2所揭示。 但由于一般的激光工艺并无法选择性图案化，因此仍需额外的光掩模进行此图案化工艺，增加额外成本。与其它曝光工艺所使用的光源比较，由于激光 工艺并无法以大面积的方式曝光，因此光掩模的对准问题也增加机台整合的 难度。因此，本
亟需一种不需额外光掩模的选择性激光剥除工艺。
技术实现思路
本专利技术提供了 一种不需额外光掩模的激光剥除工艺，以图案化导电层， 进而降低显示器的薄膜晶体管基板的制造成本。本专利技术提供一种阵列基板的形成方法，包括分别形成接触垫、薄膜晶体管、像素区和储存电容在基板上；形成第一光致抗蚀剂层在接触垫、薄膜晶 体管、像素区和储存电容上；图案化第一光致抗蚀剂层以露出像素区、薄膜 晶体管的部分源极区或漏极区、储存电容的部分上电极和部分接触垫；沉积 导电层在第一光致抗蚀剂层和露出的像素区、部分源极区或漏极区、部分上 电极和部分接触垫上；并且进行激光剥除工艺，移除第一光致抗蚀剂层上的 导电层，并留下像素区、部分源极区或漏极区、部分上电极和部分接触垫上 的导电层。本专利技术还提供一种阵列基板，包括接触垫、薄膜晶体管、像素区和储 存电容分别形成在基板上；无机保护层，形成在薄膜晶体管、部分接触垫、 和储存电容上；和导电层，形成在部分接触垫、部分薄膜晶体管、部分储存合，且该无机保护层的表面与该导电层的表面位于同一水平面。附图说明图IA-IE是一系列截面图，显示现有技术中，形成阵列基板的流程； 图2A-2E是一系列截面图，显示本专利技术优选实施例中，形成阵列基板的 流程；图3A-3H是一系列截面图，显示本专利技术另一优选实施例中，形成阵列基 板的流程；图4A-4D是一系列截面图，显示本专利技术又一优选实施例中，形成阵列基 板之流程；图5A、 5B是截面图，显示本专利技术另一优选实施例中，以蚀刻停止技术(i-stopper)所形成的阵列基板。 简单符号说明4A-A 图2B的剖线；II、 VI 储存电容；V 像素区；11A 栅极；15~源极/漏极区；13 沟道层；16一妄触孔；18 图案的导电层；I、 IV 薄膜晶体管；in 接触垫；10~基板；11B 下电才及；12 介电层；14 欧姆接触层；17 保护层；20~基板；22 数据线；23B 储存电容的下电极；21 栅极线；23A 薄膜晶体管的栅极；27A、 37A 薄膜晶体管的源极/漏极区；27B、 37B 储存电容的上电极；24 介电层； 25、 35、 35A、 35B 沟道层;26、 36、 36A、 36B 欧姆接触层；28、 39 开口； 29 有机保护层；30 导电层； 31 无机保护层；32 光致抗蚀剂层； 37 金属层；3 8 光致抗蚀剂层； 3 8 A 较薄的光致抗蚀剂层；38B 较厚的光致抗蚀剂层；5CK30与31的交界；60A 、 60B 蚀刻停止层。具体实施例方式图2A所示是本专利技术优选实施例的阵列基板俯视图。栅极线21与数据线22互相交会构成像素区V,每个像素区V具有薄膜晶体管IV用以控制液晶分子的方向。其中栅极线21的末端为接触垫m,且部分栅极线21上另形成有上电极以构成储存电容VI;数据线22的末端为接触垫III。值得注意的是，虽然图2A中的像素区只绘出一个薄膜晶体管，但本领域的技术人员可以理解像素区可包含一个以上的薄膜晶体管或其它薄膜晶体管，如控制储存电容的晶体管、控制电流流通的晶体管、其它的晶体管或上述的组合。图2B所示是图2A中，沿A-A虚线的截面图。其中III指的是栅极线的接触垫，IV指的是薄膜晶体管，V指的是像素区，VI指的是储存电容。首5先，形成金属层在基板20上，并图案化金属层以露出像素区V的基板20。基板的材料一般为透光(如玻璃、石英或类似之材料)或不透光(如晶片、陶瓷或类似的材料)等无机材料，也可为塑料、橡胶、聚酯或聚碳酸酯等可挠性材料。金属层可为金属、合金或上述的多层结构，优选为钼/铝铷合金，经图案化后形成接触垫III、薄膜晶体管IV的栅极23A、栅极线21和储存电容VI的下电极23B。之后形成介电层24在金属层23和露出的基板20上，作为薄膜晶体管IV的栅极介电层和储存电容VI的电容介电层。介电层24可为有机材料如有机硅化合物，或无机材料如氮化硅、氧化硅、氮氧化硅、碳化硅或上述材料的多层结构。之后在薄膜晶体管IV的介电层24上形成沟道层和欧姆接触层。沟道层一般为半导体层如非晶硅、多晶硅、微晶硅、单晶硅或上述的组合。形成方式可为化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、快热式化学气相沉积法(RTCVD)、超高真空化学气相沉积法(UHV/CVD)或分子束外延成长法(MBE)。欧姆接触层一般为掺杂硅，可视情况需要选择n型或p型掺杂。接着进行光刻工艺以图案化欧姆接触层和沟道层，使其作为薄膜晶体管IV的欧姆接触层26和沟道层25,并移除其它部分的欧姆接触层和沟道层。请继续参照图2B,首先以溅射或其它物理气相沉积形成金属层，金属层可为金属、合金或上述的多层结构，优选为钼/铝/钼的多层结构。接着图案化该金属层以形成薄膜晶体管IV的源极/漏极区27A、储存电容VI的上电极27B和数据线22,并形成开口 28以露出部分沟道层25。图案化的方法包括光刻和蚀刻，用以移除部分薄膜晶体管IV上的金属层以形成源极/漏极27A,并移除部分的欧姆接触层26以露出部分沟道层25。请参考图2A,上述的数据线22电连接薄膜晶体管IV的漏极27A。至此基板已完成栅极线21、数据线22、接触垫m、薄膜晶体管IV、像素区V、储存电容VI等结构。如图2B所示，储存电容VI包括上电极27B和下电极23B,两者间夹设介电层24;本文档来自技高网...

【技术保护点】
一种阵列基板，包括：　接触垫、薄膜晶体管、像素区和储存电容分别形成在基板上；　无机保护层，形成在该薄膜晶体管、部分该接触垫和该储存电容上；和　导电层，形成在部分该接触垫、部分该薄膜晶体管、部分该储存电容和像素区上；其中该无机保护层与该导电层的交界处为连续结构且彼此嵌合，且该无机保护层的表面与该导电层的表面呈同一水平面。

【技术特征摘要】

【专利技术属性】
技术研发人员：石志鸿，黄明远，杨智钧，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]