埋入式结构及其形成方法技术

本发明专利技术揭示一种埋入式电路板结构及其形成方法。上述埋入式电路板结构包括基材、位于基材上的第一图案化导体层并选择性暴露此基材、覆盖第一图案化导体层与基材的第一介电层、位于第一介电层中的焊盘开口，以及位于焊盘开口中并暴露出第一图案化导体层的通孔，其中第一介电层的外表面实质上是光滑表面。

【技术实现步骤摘要】

本专利技术涉及。特别是涉及一种埋入式电路板结构，其内壁上有较平坦的表面。
技术介绍
电路板是电子装置中 一种重要的元件。电路板的功能是用来界定在固体表面上的预定图案。在电子装置不断追求尺寸缩小的趋势下，电路板上导线的线宽与导线之间的距离于是变得越来越小。就目前的技术而言，有两种符合需求的方法以形成此等电路板。第一种称为转印法，将图案化线路转印至介电层上。另外一种方法则是使用激光方式将基材图案化，来定义镶嵌形式的结构，再使用导电材料来填满在基材上所形成的凹穴，以完成埋入式结构。一般说来，基材的表面要先经过活化，才能使得导电材料成功地填满在基材上的凹穴中，通常是使用无电极电镀技术。更有甚者，还有一种基材的材料是不需要先经过无电极电镀技术的活化步骤，就可以让导电材料填入基材上的凹穴中。图1_4例示一种形成埋入式结构的已知方法。如图l所示，首先，提供基材IOI。第一图案化铜层110位于基材101上，并暴露出部分的基材101。第一介电层120则覆盖第一图案化铜层110以及基材101。再来，如图2所示，将第一介电层120图案化以形成焊盘开口 122、通孔121以及邻接焊盘开口 122的沟槽123,其中盲孔121暴露出部分的第一图案化铜层110。由于第一图案化铜层110所暴露出的表面可能还留有胶渣，而且会妨碍后续形成的电性连接品质，因此会进行清孔步骤，如图3所示，以移除第一图案化铜层110所暴露出表面可能还留有的胶渣，以有利于后续形成的电性连接。可以使用等离子体或是氧化剂，例如过锰酸盐来执行此等清孔除胶渣的步骤。除了移除所有留在第一图案化铜层110所暴露出表面上的残渣外，清孔步骤也会侵蚀第一介电层120的表面，包括通孔121、焊盘开口 122以及沟槽123的侧壁，在第一介电层120上形成了粗糙的表面。如果此等粗糙的表面再进一步进行铜沉积步骤时，如图4所示，在过分粗化的表面下具有活化基粒的待镀表面反而容易在铜层130上形成不要的瘤状物131，而使孔壁铜层130千疮百孔，并因此减损了铜层130的品质，同时元件的信赖度表现不增反减。更有甚者，沟槽123的粗糙表面使得电路崎岖，并造成信号损失。铜层130的不良品质危及埋入式结构100、电路板与其所制得的电子装置的可靠度。因此，需要一种具有更佳表面平整度的埋入式结构以及一种新颖制造方法，以提供一种具有良好可靠度的电路板。
技术实现思路
本专利技术于是提出一种在侧壁上具有较为光滑平整表面的新颖埋入式结构以及制作此等埋入式结构的方法。由于本专利技术埋入式结构的侧壁上具有更为光滑平整的表面，当一层的铜沉积在本专利技术埋入式结构的侧壁上时，可以将铜层上瘤状物的形成机率减到最小，进而增进本专利技术埋入式结构的可靠度。此外，在本专利技术的实施例中，本专利技术的埋入式结构具有实质上平整又光滑的外表面。本专利技术首先提出一种埋入式结构。本专利技术的埋入式结构包括基材、位于基材上的第 一 图案化导体层并选择性暴露此基材、第 一介电层覆盖第 一 图案化导体层与基材、位于第一介电层中的焊盘开口，与位于焊盘开口中并暴露第一图案化导体层的通孔，其中焊盘开口与通孔一起定义出埋入式结构，通孔的侧壁还进一步具有粗糙度C、焊盘开口的侧壁具有粗糙度B,而第一介电层的外表面具有实质上平坦的粗糙度A。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。本专利技术又提出 一种形成埋入式电路结构的方法。在本专利技术形成埋入式电路结构的方法中，首先提供具有图案化导体层位于其上的基材。其次，形成第一介电层以覆盖第一图案化导体层与基材。之后，形成第一有机膜层以覆盖第一介电层。继续，形成穿过第一介电层与第一有机膜层并暴露第一图案化导体层的通孔。再来，进行第一清洁步骤以粗化通孔的側壁，或是清除残留于第一图案化导体层上的胶渣。然后，图案化第一介电层与第一有机膜层，以在第一介电层中形成与通孔重叠的焊盘开口。焊盘开口与通孔一起定义出8埋入式电路结构。第一介电层的外表面具有粗糙度A,焊盘开口的侧壁具有粗糙度B，通孔的侧壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。本专利技术又提出另 一种形成埋入式电路结构的方法。在本专利技术另 一种形成埋入式电路结构的方法中，首先提供具有图案化导体层位于其上的基材。其次，形成第一介电层以覆盖第一图案化导体层与基材。之后，形成第一有机膜层以覆盖第一介电层。继续，形成穿过第一介电层与第一有机膜层并暴露第一图案化导体层的通孔。再来，进行第一清洁步骤以粗化通孔的侧壁及/或清除残留于第一图案化导体层上的胶渣。然后，移除第一有机膜层。接着，进行第二清洁步骤以清理第一图案化导体层。随后，形成第二有机膜层以覆盖第一介电层。接下来，图案化第一介电层与第二有机膜层，以在第一介电层中形成与通孔重叠的焊盘开口。焊盘开口与通孔一起定义出埋入式电路结构。第一介电层的外表面具有粗糙度A,焊盘开口的侧壁具有粗糙度B，通孔的侧壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。由于本专利技术新颖的埋入式结构在清洁步骤之后，经过图案化步骤以定义出焊盘开口或是选择性地定义出沟槽，本专利技术埋入式结构的内壁则具有较为光滑平整的表面，同时还避免了清洁步骤对内壁表面的破坏。此等清洁步骤一方面可以促进第 一图案化导体层的电性连接，另 一方面又使得通孔中的内连线，亦即内部电性连接，对于通孔的内壁具有优选的亲和性，其亦可以第二清洁步骤继之而更加强化。倘若此等清洁步骤过之或不及，皆属不希望的情形。再者，本专利技术还会减少铜瘤状物的形成，并在当后续的铜层沉积在本专利技术埋入式结构的内壁上时，更能增进本专利技术埋入式结构的可靠度。此外，本专利技术埋入式结构还由于第 一有机膜层/第二有机膜层的保护，会进一步具有实质上光滑的外表面。附图说明图l-4例示一种形成埋入式结构的已知方法。图5例示本专利技术埋入式结构的实施例。图6-15例示本专利技术用以形成埋入式电路结构的方法实施例。图16例示本专利技术沟槽可能的多种构造相异的形状。附图标记说明100:埋入式结构101:基材110:第一图案化铜层120:第一介电层121:通孔122:焊盘开口123:沟槽130:铜层131:瘤状物200:埋入式结构201:基材210:第一图案化导体层211:胶渣214:内连线220:第一介电层221:通孑L222:焊盘开口223:沟槽224:夕卜表面230:第二导体层240:第三图案化导体层250、250，有机膜层具体实施例方式本专利技术提供一种新颖的埋入式结构以及制作一种埋入式电路结构的方法D由于本专利技术的埋入式结构在清洁步骤之后才经过图案化步骤，所以本专利技术埋入式结构的内壁具有较为平坦的表面，还会减少铜瘤状物的形成。并由于此等较为平坦的表面，在后续铜层的沉积品质，更增进了本专利技术埋入式结构的可靠度。还有，本专利技术埋入式结构还因为制造过程中的第一有机膜层/第二有机膜层的保护，会进一步具有实质上光滑的外表面。本专利技术首先提供一种埋入式结构。图5例示本专利技术埋入式结构的实施例。如图5所示，本专利技术的埋入式结构200包括基材201 、第一图案化导体层210、第一介电层220、通孔221与焊盘开口 222。基材201通常为用于电路板的非导电性材料。第一导体层210形成于基材201上，以覆盖基材201，并选择性地暴露出基材201。第一导体层210可以包括例如铜或本文档来自技高网...

【技术保护点】
一种埋入式结构，其特征在于，包括：　基材；　第一图案化导体层，位于该基材之上并选择性暴露该基材；　第一介电层，覆盖该第一图案化导体层与该基材，其中该第一介电层具有粗糙度Ａ的实质上光滑的外表面；　焊盘开口，位于该第一介 电层之中，其中该焊盘开口的侧壁具有粗糙度Ｂ；以及　通孔，位于该焊盘开口中并暴露该第一图案化导体层，其中该焊盘开口与该通孔一起定义出该埋入式结构，该通孔的侧壁具有粗糙度Ｃ，且粗糙度Ａ、粗糙度Ｂ和粗糙度Ｃ三者彼此不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘逸群，郑伟鸣，陈宗源，江书圣，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：71[]