集成电路制造技术

本公开涉及一种集成电路包括至少一个第一存储器区块、至少一个第二存储器区块以及焊垫配置区。第一存储器区块以及第二存储器区块分别设置在集成电路的两侧，其中第一存储器区块以及第二存储器区块的每一个包括具有三维架构的存储单元阵列。第一存储器区块以及第二存储器区块并对称焊垫配置区以进行设置。焊垫配置区中设置多个焊垫，焊垫分别电性耦接至第一存储器区块以及第二存储器区块。一存储器区块以及第二存储器区块。一存储器区块以及第二存储器区块。

【技术实现步骤摘要】
集成电路


[0001]本公开是有关于一种集成电路，且特别是有关于一种可降低布局面积的集成电路。

技术介绍

[0002]在现有的
中，在存储器芯片中，焊垫配置区总是被设置在集成电路的边缘。这样的设置方式，当集成电路中具有多个存储器区块时，为了使焊垫可以与相距较远的存储器区块产生电性耦接，常需要利用传输导线，以复杂的绕线方式通过一个相对长的跑线路径来完成。这样一来，集成电路常需要额外设置一个区域来容置这些传输导线，造成布局面积的增加。并且，过长的传输导线也常提供多余的寄生电阻，传输导线间也形成多余的寄生电容。这些寄生效应也会使得传输导线上所传输的信号及电源质量下降，影响到集成电路的表现度。
[0003]公开内容
[0004]本公开的至少一实施例中，提供多种集成电路，可减短焊垫与存储器区块间的传输导线的长度，降低集成电路的布局面积，并提升信号的传输效益。
[0005]本公开的一实施例中，集成电路包括至少一个第一存储器区块、至少一个第二存储器区块以及焊垫配置区。第一存储器区块以及第二存储器区块分别设置在集成电路的两侧，其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：至少一个第一存储器区块以及至少一个第二存储器区块，分别设置在该集成电路的两侧，其中该至少一个第一存储器区块以及至少一个第二存储器区块的每一个包括具有三维架构的一存储单元阵列；以及一焊垫配置区，其中该至少一个第一存储器区块以及该至少一个第二存储器区块对称该焊垫配置区以进行设置，该焊垫配置区中设置多个焊垫，这些焊垫分别电性耦接至该至少一个第一存储器区块以及该至少一个第二存储器区块。2.根据权利要求1所述的集成电路，其中该至少一个第一存储器区块以及该至少一个第二存储器区块的每一个包括：一地址译码电路，用于提供一地址信号；该存储单元阵列，根据该地址信号以执行一存取动作；一感测电路，感测该存储单元阵列提供的读出数据，其中该存储单元阵列堆叠在该感测电路上；以及一控制电路，产生一控制信号以控制该存储单元阵列的该存取动作。3.根据权利要求2所述的集成电路，其中该控制电路邻近该焊垫配置区进行设置，并电性耦接对应的这些焊垫。4.根据权利要求2所述的集成电路，其中该控制电路的电源接收端通过多个金属层以及多个连接结构以电性耦接至一电源焊垫，其中这些金属层以及这些连接结构分别交错配置。5.根据权利要求4所述的集成电路，其中该电源焊垫直接连接一第一金属层...

【专利技术属性】
技术研发人员：蔡亚峻，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：