多晶粒封装制造技术

本申请公开一种多晶粒封装，其包含主晶粒、内存晶粒、第一组引脚以及第二组引脚，其中该主晶粒包含内存控制器、第一组接点、第二组接点以及第三组接点，该内存晶粒耦接于该主晶粒的该第一组接点和该第二组接点，该第一组引脚耦接于该主晶粒的该第三组接点，以及该第二组引脚耦接于该主晶粒的该第二组接点。此外，该内存控制器通过该第一组接点和该第二组接点来存取该内存晶粒，并通过该第二组接点和该第三组接点存取位于该多晶粒封装外的内存芯片。片。片。

【技术实现步骤摘要】
多晶粒封装


[0001]本专利技术申请是关于包含动态随机存取内存(Dynamic Random Access Memory，DRAM)的多晶粒封装架构。

技术介绍

[0002]目前的半导体封装技术可以将多个晶粒(die)整合在单个封装中，以减少在印刷电路板(Printed Circuit Board，PCB)上的走线和面积。举例来说，传统上DRAM与处理器分别属于两个芯片/封装，所以需要在印刷电路板上设计多个走线和接点以连接这两个芯片，而若是处理器和DRAM被整合在单一封装中以使得处理器可以通过封装内部的走线和接点来存取DRAM，则可以减少上述印刷电路板上的走线和接点。
[0003]然而，若是在单一封装内设置处理器和DRAM，由于封装内的晶粒无法再增加，所以会使得DRAM的容量只能维持在一开始的设计值，而缺乏可扩充性。换句话说，若是设计者需要设计应用在多个不同产品的处理器和DRAM，且这些不同产品所需要的DRAM容量也不完全相同，则设计者会需要针对多个不同DRAM容量来进行芯片设计，因而增加设计和制造成本。

技术实现思路

...

【技术保护点】

【技术特征摘要】
1.一种多晶粒封装，其特征在于，所述多晶粒封装包含：主晶粒，其包含内存控制器、第一组接点、第二组接点以及第三组接点，其中所述第一组接点、所述第二组接点以及所述第三组接点均包含多个接点；内存晶粒，其耦接于所述主晶粒的所述第一组接点和所述第二组接点；第一组引脚，耦接于所述主晶粒的所述第三组接点；以及第二组引脚，耦接于所述主晶粒的所述第二组接点；其中所述内存控制器通过所述第一组接点和所述第二组接点存取所述内存晶粒，并通过所述第二组接点和所述第三组接点存取位于所述多晶粒封装外的内存芯片。2.如权利要求1所述的多晶粒封装，其特征在于，所述内存控制器通过所述第二组接点传送命令信号和地址信号至所述内存晶粒和所述内存芯片；以及所述内存控制器通过所述第一组接点将数据写入至所述内存晶粒或是自所述内存晶粒读取数据，或是所述内存控制器通过所述第三组接点将数据写入至所述内存芯片或是自所述内存芯片读取数据。3.如权利要求2所述的多晶粒封装，其特征在于，所述内存控制器根据主晶粒中的核心电路所执行应用程序所需要的带宽决定要存取所述内存晶粒和所述内存芯片中的其一，或是同时存取所述内存晶粒和所述内存芯片。4.如权利要求3所述的多晶粒封装，其特征在于，当所述内存控制器需要同时存取所述内存晶粒和所述内存芯片时，所述内存控制器传送至所述内存晶粒和所述内存芯片的所述地址信号包含所述内存晶粒内第一内存数组的地址以及所述内存芯片内第二内存数组的地址；以及若所述内存控制器传送至所述内存晶粒以及所述内存芯片的所述命令信号包含写入命令，所述内存控制器通过所述第一组引脚传送第一组数据至所述内存晶粒，以将所述第一组数据写入至所述第一内存数组中，并通过所述第三组引脚传送第二组数据至所述内存晶...

【专利技术属性】
技术研发人员：钟胜峰，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：