一种高灵活性存储计算阵列制造技术

本发明专利技术提出一种高灵活性存储计算阵列，属于半导体非挥发性存储器与存内计算技术领域。本发明专利技术1T1R阵列的字线方向与输入方向垂直,字线驱动用于控制1T1R阵列的字线输入电源电压或地电压，以打开或关闭一列字线，输入单元设有输入寄存器、电压多路选择器和行多路选择器，电压多路选择器根据输入寄存器的值在线性稳压器产生的多个电压中选择一个作为输入，行多路选择器与1T1R阵列的源线连接，1T1R阵列的位线通过输出单元内的列多路选择器连接到钳位电路与模数转换器。利用本发明专利技术提供的高灵活性存储计算阵列，可以节省不必要的功耗，且无需数模转换器就能实现多值输入，提高了计算速度，减少了阵列开启次数与因此带来的功耗。减少了阵列开启次数与因此带来的功耗。减少了阵列开启次数与因此带来的功耗。

【技术实现步骤摘要】
一种高灵活性存储计算阵列


[0001]本专利技术属于半导体(Semiconductor)和CMOS超大规模集成电路(ULSI)中的非挥发性存储器(Non
‑
volatile Memory)与存内计算(Compute
‑
In
‑
Memory)
，具体涉及一种使用非挥发性存储器阵列进行向量矩阵乘法计算(Vector Matrix Multiplication)的阵列结构。

技术介绍

[0002]随着人工智能与深度学习技术的发展，人工神经网络在自然语言处理、图像识别、自动驾驶、图神经网络等领域得到了广泛的应用。然而逐渐增大的网络规模导致数据在内存与传统计算设备如CPU与GPU间的搬运消耗了大量的能量，这被称为冯诺依曼瓶颈。在人工神经网络算法中占据最主要部分的计算为向量矩阵乘法计算(Vector Matrix Multiplication)。基于非挥发性存储器(Non
‑
volatile Memory)的存内计算(Compute
‑
In
‑
Memory)，把权重存储在非挥发性存储器单元中，并在阵列中进行模拟向量矩阵乘法计算，避免了数据在内存与计算单元间的频繁搬运，被认为是一种有希望解决冯诺依曼瓶颈的途径。
[0003]图1为基于非挥发性器件阵列进行向量矩阵乘法的示意图。非挥发性存储器器件如RRAM、PCRAM、MRAM等在权值写入后，把权值存储在器件的电导值上。器件组织成阵列的形式，从一端输入电压作为向量矩阵乘法的输入，阵列中通过欧姆定律与基尔霍夫定律计算，在阵列的另一端得到的电流为向量矩阵乘法的求和结果。阵列中器件单元可以使用1R器件或1T1R器件。输入可以通过数模转换器(DAC)输入多值电压，或通过缓冲器(Buffer)输入二值电压。求和结果通常使用模数转换器(ADC)读出。由于模数转换器面积与阵列单元面积在长度上不匹配，通常使用多路选择器(MUX)让阵列中多个列共用一个模数转换器。
[0004]由于1T1R避免了写串扰的问题，在较大的阵列中通常使用1T1R的器件。在约定的命名方式中，连接晶体管栅极的线为字线(Word Line，WL)，连接晶体管源极的线为源线(Source Line，SL)，连接器件一端的线为位线(Bit Line，BL)。用于向量矩阵乘法的传统1T1R阵列结构如图2(a)或(b)。图2(a)中，通过字线打开所有晶体管，电压从源线输入，从位线读出电流和。图2(b)中，在源线上输入相同的读电压，通过字线控制一行的开启与关闭代表输入为“1”或“0”，仍然从位线读出电流和。以上两种阵列结构及其他常用阵列结构相同的特点是，字线WL与输入方向平行，这是沿用于传统存储器阵列结构的设计。
[0005]然而传统阵列结构在实现存内计算存在两个问题：1、假如使用数模转换器输入多值电压，存在数模转换器的面积与阵列单元面积在版图高度上不匹配，以及每行都要使用一个数模转换器，这带来消耗功耗高的问题。假如使用缓冲器输入二值电压，对高精度输入只能通过多次输入脉冲序列来表示，这增加了计算的延时，并且需要多次开启阵列计算进行多比特输入，这增加了阵列开启次数与模数转换器工作次数，也带来功耗的增加。2、传统的字线与输入方向平行的设计，在物理矩阵规模大于实际计算需要的矩阵规模时，无法关闭未用到的列上的器件的电流，这导致功耗的浪费。

技术实现思路

[0006]针对以上问题，本专利技术提供一种高灵活性存储计算阵列。
[0007]本专利技术提供的技术方案如下：
[0008]一种高灵活性的存内计算阵列，其特征在于，包含1T1R阵列，把1T1R阵列的若干行划分为一个行段，若干列划分为一个列段，每个行段对应一个输入单元，每个列段对应一个输出单元，每个1T1R单元由一个MOS管与一个非挥发性存储器件组成，其中MOS管的栅极与字线连接，MOS管的源极与源线连接，MOS管的漏极与非挥发性存储器件一端连接，非挥发性存储器件一端与MOS管漏极连接，另一端与位线连接。一条源线连接阵列一行中所有单元的MOS管的源极，与输入方向平行；一条位线连接阵列一列中所有单元的非挥发性器件，与输入方向垂直；一条字线连接阵列中一列中所有单元的MOS管的栅极，与输入方向垂直，所述1T1R阵列的外围电路包括字线驱动、输入单元、输出单元、线性稳压器与控制模块，用于选通一条对应的行和一条对应的列，把未选择的行的输入浮空，并把未选择的列对应的字线输入地电压以关闭晶体管，若1T1R阵列被划分为m个行段，在版图设计上对应m个输入单元，同时1T1R阵列被划分为n个列段，在版图设计上对应n个输出单元，每个行段包含B行存储单元，每个列段包含C列存储单元，则一个物理阵列划分为B*C个逻辑阵列，每个逻辑阵列包含的矩阵大小为m行*n列，每次执行向量矩阵乘法选择其中一个逻辑阵列进行计算，并在未选中存储单元上不产生功耗，在逻辑阵列中，选择其中任意行与任意列组成逻辑子阵列进行计算。
[0009]进一步，所述字线驱动用于控制1T1R阵列的字线输入电源电压或地电压，以打开或关闭一列字线。
[0010]进一步，所述输入单元包括输入寄存器，电压多路选择器与行多路选择器，输入寄存器由(a+1)个D触发器组成，(a+1)位扫描链输入在时钟信号的控制下，依次从最下方的输入单元扫描进上方的输入单元的输入寄存器中；输入寄存器的前a个输出为电压多路选择器译码信号，连接到电压多路选择器中的a
‑
A译码器，第a+1个输出为行多路选择器使能信号，连接到行多路选择器的与门。电压多路选择器包含一个a
‑
A译码器与A个传输门；a
‑
A译码器把输入寄存器输出的a个译码信号转换成A位独热码输出，即A位输出里只有一位是高电平，其余位是低电平，以打开其中一个传输门，数量关系为A＝2
a
；电压多路选择器把LDO输出的A个电压中选出一个送到行多路选择器，行多路选择器包含一个b
‑
B译码器、B个与门与B个传输门；b
‑
B译码器把b位行译码信号转换成B位独热码输出，即B位输出里只有一位是高电平，其余位是低电平，并连接到B个二输入与门，数量关系为B＝2
b
；B个二输入与门的另一个输入为输入寄存器输出的行多路选择器使能信号，当使能信号为高电平时，与门输出与b
‑
B译码器输出相同，选择打开其中一个传输门，在B行源线中选择一个与电压多路选择器的输出相连，其余源线处于浮空状态，当使能信号为低电平时，与门输出全部为低，所有传输门关闭，B行源线全部处于浮空状态。
[0011]进一步，所述输出单元结构包括列多路选择器，钳位电路与模数转换器，列多路选择器包含一个c
‑
C译码器与C个传输门。c
‑
C译码器把c位列译码信号转换成C位独热码输出，即C位输出里只有一位是高电平，其余位是低电平，数量关系为C＝2
c
；译码器的输出选择打开其中一个传本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高灵活性的存内计算阵列，其特征在于，包含1T1R阵列，把1T1R阵列的若干行划分为一个行段，若干列划分为一个列段，每个行段对应一个输入单元，每个列段对应一个输出单元，每个1T1R单元由一个MOS管与一个非挥发性存储器件组成，其中MOS管的栅极与字线连接，MOS管的源极与源线连接，MOS管的漏极与非挥发性存储器件一端连接，非挥发性存储器件一端与MOS管漏极连接，另一端与位线连接。一条源线连接阵列一行中所有单元的MOS管的源极，与输入方向平行；一条位线连接阵列一列中所有单元的非挥发性器件，与输入方向垂直；一条字线连接阵列中一列中所有单元的MOS管的栅极，与输入方向垂直，所述1T1R阵列的外围电路包括字线驱动、输入单元、输出单元、线性稳压器与控制模块，用于选通一条对应的行和一条对应的列，把未选择的行的输入浮空，并把未选择的列对应的字线输入地电压以关闭晶体管，若1T1R阵列被划分为m个行段，在版图设计上对应m个输入单元，同时1T1R阵列被划分为n个列段，在版图设计上对应n个输出单元，每个行段包含B行存储单元，每个列段包含C列存储单元，则一个物理阵列划分为B*C个逻辑阵列，每个逻辑阵列包含的矩阵大小为m行*n列，每次执行向量矩阵乘法选择其中一个逻辑阵列进行计算，并在未选中存储单元上不产生功耗，在逻辑阵列中，选择其中任意行与任意列组成逻辑子阵列进行计算。2.如权利要求1所述的高灵活性的存内计算阵列，其特征在于，所述字线驱动用于控制1T1R阵列的字线输入电源电压或地电压，以打开或关闭一列字线。3.如权利要求1所述的高灵活性的存内计算阵列，其特征在于，所述输入单元包括输入寄存器，电压多路选择器与行多路选择器，输入寄存器由(a+1)个D触发器组成，(a+1)位扫描链输入在时钟信号的控制下，依次从最下方的输入单元扫描进上方的输入单元的输入寄存器中；输入寄存器的前a个输出为电压多路选择器译码信号，连接到电压多路选择器中的a
‑
A译码器，第a+1个输出为行多路选择器使能信号，连接到行多路选择器的与门。电压多路选择器包含一个a
‑
A译码器与A个传输门；a
‑
A译码器把输入寄存器输出的a个译码信号转换成A位独热码输出，即A位输出里只有一位是高电平，其余位是低电平，...

【专利技术属性】
技术研发人员：蔡一茂，杨韵帆，王宗巍，鲍盛誉，
申请(专利权)人：北京大学，
类型：发明
国别省市：