【技术实现步骤摘要】
一种存储器及电子设备
[0001]本申请涉及存储器
,尤其涉及一种存储器及电子设备。
技术介绍
[0002]目前,存算一体芯片的存算电路通常由多个晶体管组成。基于硅基的晶体管迁移率高,宽长比可实现纳米级别,存算一体芯片大部分都以硅基为衬底,从而实现存算单元面积小,数量多,计算量高的目的。但为扩展存算芯片的应用场景,降低成本,柔性的存算芯片是一种最佳选择。
[0003]为实现携带存算一体芯片的柔性产品,可在柔性衬底上制备存算电路,但由于柔性衬底的限制,相比于在硅基衬底制作晶体管,在柔性衬底上制作的晶体管的宽长比更大,即存算电路的面积增大,不改变芯片尺寸的情况下,导致了芯片包括的存算电路的数量减小,导致芯片算量减小。
技术实现思路
[0004]本申请实施例提供了一种存储器及电子设备,用以提高存储器的计算量。
[0005]本申请实施例提供的一种存储器,存储器包括多个存储单元,存储单元包括:衬底基板,位于衬底基板一侧的存储电路和传输电路;传输电路与存储电路电连接;
[0006]存储电路用于存储数据;传输电路用于向存储电路写入数据或从存储电路读取数据;
[0007]传输电路与存储电路堆叠设置;
[0008]传输电路在衬底基板的正投影与存储电路在衬底基板的正投影具有交叠。
[0009]在一些实施例中,存储电路包括:第一反相器和第二反相器,传输电路包括:第一晶体管和第二晶体管;
[0010]第一晶体管在衬底基板的正投影位于第一反相器在衬底基板的正投影内; ...
【技术保护点】
【技术特征摘要】
1.一种存储器,其特征在于,所述存储器包括多个存储单元,所述存储单元包括:衬底基板,位于所述衬底基板一侧的存储电路和传输电路;所述传输电路与所述存储电路电连接;所述存储电路用于存储数据;所述传输电路用于向所述存储电路写入数据或从所述存储电路读取数据;所述传输电路与所述存储电路堆叠设置;所述传输电路在所述衬底基板的正投影与所述存储电路在所述衬底基板的正投影具有交叠。2.根据权利要求1所述的存储器,其特征在于,所述存储电路包括:第一反相器和第二反相器,所述传输电路包括:第一晶体管和第二晶体管;所述第一晶体管在所述衬底基板的正投影位于所述第一反相器在所述衬底基板的正投影内;所述第二晶体管在所述衬底基板的正投影位于所述第二反相器在所述衬底基板的正投影内。3.根据权利要求2所述的存储器,其特征在于,所述第一反相器包括:第三晶体管和第四晶体管;所述第二反相器包括:第五晶体管和第六晶体管;所述第三晶体管的栅极与所述第四晶体管的栅极电连接,所述第三晶体管的漏极与所述第四晶体管的源极电连接;所述第五晶体管的栅极与所述第六晶体管的栅极电连接,所述第五晶体管的漏极与所述第六晶体管的源极电连接;所述第三晶体管的源极与所述第五晶体管的源极电连接,所述第四晶体管的漏极与所述第六晶体管的漏极电连接;所述第一晶体管的漏极与所述第三晶体管的漏极、所述第四晶体管的源极、所述第五晶体管的栅极、所述第六晶体管的栅极电连接;所述第二晶体管的漏极与所述第五晶体管的漏极、所述第六晶体管的源极、所述第三晶体管的栅极、所述第四晶体管的栅极电连接;所述第一晶体管在所述衬底基板的正投影位于所述第三晶体管在所述衬底基板的正投影内;所述第二晶体管在所述衬底基板的正投影位于所述第五晶体管在所述衬底基板的正投影内。4.根据权利要求3所述的存储器,其特征在于,所述第一晶体管位于所述第三晶体管的栅极背离所述衬底基板的一侧;所述第一晶体管在所述衬底基板的正投影位于所述第三晶体管的源极和漏极在所述衬底基板的正投影之间的区域;所述第二晶体管位于所述第五晶体管的栅极背离所述衬底基板的一侧;所述第二晶体管在所述衬底基板的正投影位于所述第五晶体管的源极和漏极在所述衬底基板的正投影之间的区域。5.根据权利要求4所述的存储器,其特征在于,所述第一晶体管的源极和漏极与所述第三晶体管的源极和漏极同层设置;所述第二晶体管的源极和漏极与所述第五晶体管的源极和漏极同层设置。6.根据权利要求5所述的存储器,其特征在于,所述第一晶体管的源极和漏极与所述第二晶体管的源极和漏极同层设置,所述第一晶体管的栅极与所述第二晶体管的栅极同层设
置,所述第一晶体管的有源层与所述第二晶体管的有源层同层设置;所述第三晶体管的源极和漏极、所述第四晶体管的源极和漏极、所述第五晶体管的源极和漏极以及所述第六晶体管的源极和漏极同层设置...
【专利技术属性】
技术研发人员:李卓,冯煊,韩承佑,张慧,刘立伟,杨明,张定昌,
申请(专利权)人:京东方科技集团股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。