本发明专利技术涉及二次电池保护用半导体装置，使用其的电池组件及电子设备。在二次电池保护用半导体装置中，设有低电压充电禁止电路，二次电池的电压下降到所设定电压以下场合，使得充电控制用晶体管截止，禁止充电。低电压充电禁止电路设有：第一倒相电路（２１），充电动作模式时，输入高电平，负电源端子与二次电池的正电源端子连接；第二倒相电路（２２），第一倒相电路的输出输入该第二倒相电路，负电源端子与充电器的正电源端子连接。能通过熔断器（Ｆ１，Ｆ２）的微调，变更第一倒相电路（２１）的输入阈值电压。提供能精细地设定低电压检测电平、也能进一步降低检测电平、能与多种检测电平对应的二次电池保护用半导体装置。
【技术实现步骤摘要】
,电池组件及电子设备的制作方法
本专利技术涉及，使用该二次电池保护用半导体 装置的电池组件(battery pack)，以及使用该电池组件的电子设备。更具体地说，锂离子电池等二次电池内藏在用于携带电子设备等的电池组件内，所 述用于保护该二次电池，使其避免异常状态。
技术介绍
仕伤市屯亇i又舍T， ； y之1叉用处埋间1史tf、j屯m班1十。屯iHi5丑rH每一q、现 多个二次电池收纳在一个封装内。作为二次电池，可以使用锂离子电池，锂聚 合体电池，镍氢电池等高容量电池。高容量电池内部保持的能量非常大，因此， 当发生过充电，过放电,过流时，会发热，有时会引起点火。因此，为保护二次电池使其避免过充电，过放电，充电过流，放电过流，短 路电流及异常过热等的充放电保护电路收纳在电池组件内，需要上述保护场 合，断开二次电池和充电器或负载装置的连接，防止发热，点火，同时，防止二 次电池劣化。图9是使得充电器或负载30与内藏保护用半导体装置20的电池组件10连 接场合的电路图。二次电池Bat的正电源端子与电池组件10的正电源端子P 及保护用半导体装置20的正电源端子Vdd连接。二次电池Bat的负电源端子与保护用半导体装置20的负电源端子Vss连 接，同时，与放电控制用NM0S晶体管11一端连接。放电控制用丽OS晶体管Mll 的另一端与充电控制用丽0S晶体管M12—端连接，充电控制用NM0S晶体管M12 的另一端与电池组件10的负电源端子M及保护用半导体装置20的充电器负电 源端子V-连接。另外，放电控制用画0S晶体管M11的栅极与保护用半导体装置20的放电 控制端子Dout连接，充电控制用丽0S晶体管M12的栅极与保护用半导体装置 20的充电控制端子Cout连接。二极管D11与放电控制用丽0S晶体管M11并联连接，二极管D12与充电控 制用醒0S晶体管M12并联连接，所述二极管D11及D12是使得画0S晶体管M11和 M12形成半导体装置时生成的寄生二极管。充电器或负载30与电池组件10的 正电源端子P和负电源端子M连接。保护用半导体装置20如图10所示，设有检测过充电的过充电检测电路 202，检测过放电的过放电检测电路203,检测过流的过流检测电路204，检测 短路的短路检测电路205，检测过热的过热检测电路206，检测温度的温度传 感器207,以及控制电路201。上述各检测电路202-206，若检测到需要保护动作的电平异常，则分别输 出检测信号，控制电路201根据所述检测信号向放电控制端子Dout或充电控 制端子Cout输出信号，截断设在二次电池Bat和充电器或负载30之间的放电 控制用丽0S晶体管M11或充电控制用醒0S晶体管M12，断开二次电池Bat和充 电器或负载30之间的连接，保护二次电池Bat。下面，考虑内藏这样构成的保护用半导体装置20的电池组件10的二次电池Bat的电压下降到过放电电压以下的极端低的电压状态时连接充电器30场 合。由于二次电池Bat的电压为过放电电压以下，放电控制用丽OS晶体管M11 截断。若连接充电器30，则充电控制用NM0S晶体管M12导通，从充电器30通过 放电控制用丽0S晶体管M11的寄生二极管D11及充电控制用NM0S晶体管M12， 进行二次电池Bat的充电。但是，二次电池Bat的电压下降到过放电电压以下的极端低的电压场合， 电池本身成为异常的可能性大，例如，在电池内部发生短路等。若对这种异常 电池进行充电，则会引起电池发热或损伤，最坏场合，会引起发火，非常危险。这样，二次电池Bat的电压极端下降场合，不进行充电，这种技术为人们8所公知。图11是记载在本申请人的日本专利第3710920号公报(专利文献1) 的图7中的低电压充电禁止电路。该电路由第一倒相电路(inverter circuit)210，第二倒相电路220，第 三倒相电路230及第四倒相电路240构成。所述第一倒相电路210由PM0S晶体 管Q1及麵OS晶体管Q2构成，所述第二倒相电路220由PMOS晶体管Q3及耗尽型 丽0S晶体管Q4构成，所述第三倒相电路230由PM0S晶体管Q5及丽0S晶体管Q6 构成，所述第四倒相电路240由PMOS晶体管Q7及NMOS晶体管Q8构成。所述第一倒相电路210为CM0S结构，倒相电路的电源与正电源端子Vdd及 负电源端子Vss连接。进行充电控制场合，向输入Cin输入高电平。输出与作 为第二倒相电路220输入的PM0S晶体管Q3的栅极连接。PM0S晶体管Q3的源极与正电源端子Vdd连接，漏极与耗尽型NM0S晶体管 Q4的漏极连接。耗尽型NM0S晶体管Q4的栅极和源极连接，并与充电器负电源 端子V-连接。耗尽型丽0S晶体管Q4的栅极与源极连接，因此，成为OV偏压，成 为PM0S晶体管Q3的恒流负载。第二倒相电路220的输出从PM0S晶体管Q3的源极和耗尽型醒0S晶体管Q4 的源极的连接节点取出，与第三倒相电路230的输入连接。所述第三倒相电路 230为CM0S结构，倒相电路的电源与正电源端子Vdd及充电器负电源端子V-连 接。第三倒相电路230的输出与第四倒相电路240的输入连接。第四倒相电路 240也为CM0S结构，倒相电路的电源与正电源端子Vdd及充电器负电源端子V-连接。第四倒相电路240的输出与充电控制端子Cout连接。二次电池Bat的电压为画0S晶体管Q2的阈值电压以上，且PM0S晶体管Q3 的阈值电压以上场合，若第一倒相电路210的输入端子Cin成为高电平，则 丽0S晶体管Q2导通，因此，第一倒相电路210的输出成为低电平。于是，第二倒相电路220的PMOS晶体管Q3导通，因此，第二倒相电路220输 出高电平。该信号在第三倒相电路230，第四倒相电路240二次被反相，因此， 充电控制端子Cout输出高电平。该信号施加到充电控制用NM0S晶体管M12的 栅极，因此，充电控制用丽0S晶体管M12导通，从充电器30向二次电池Bat供给9充电电流。若二次电池Bat的电压成为丽0S晶体管Q2的阈值电压以下，则即使端子 Cin成为高电平，醒0S晶体管Q2也不能导通，因此，第一倒相电路210的输出成 为高阻抗，不能使得第二倒相电路220的PMOS晶体管Q3导通。因此，第二倒相 电路220的输出成为低电平，充电控制端子Cout也成为低电平，因此，充电控 制用NMOS晶体管M12成为截止，从充电器30向二次电池Bat供给的充电电流被 断开。二次电池Bat的电压成为PM0S晶体管Q3的阈值电压以下场合也同样，第 一倒相电路210的输出即使成为低电平，PM0S晶体管Q3的栅极电压也不能下 降到阈值电压以下，因此,PM0S晶体管Q3成为截止，第二倒相电路220的输出 成为低电平。如上所述，二次电池Bat的电压成为NM0S晶体管Q2的阈值电压以下或 PM0S晶体管Q3的阈值电压以下场合，充电控制端子Cout成为低电平，充电控 制用NM0S晶体管M12截止，禁止充电。图12是记载在专利文献1的图8中的低电压充电禁止电路。该电路是在图 11所示的第一倒相电路210的丽0S晶体管Q2的源极和负电源端子Vss之间追 加丽0S晶体管Q9构成，所述NM0S晶体管Q9连接漏极及栅极，即所谓二极连本文档来自技高网...
【技术保护点】
一种二次电池保护用半导体装置，检测二次电池过充电、过放电、充电过流、放电过流、短路电流、过热状态中任一种，在所述二次电池的负电源端子和负载一端或充电器的负电源端子之间，串联连接放电控制用晶体管和充电控制用晶体管，控制所述放电控制用晶体管和充电控制用晶体管导通／截止，保护所述二次电池，其特征在于： 所述二次电池保护用半导体装置设有低电压充电禁止电路，二次电池的电压下降到所设定电压以下场合，使得所述充电控制用晶体管截止，禁止充电； 能通过微调电路变更该低电压充电禁止电 路检测到的所述所设定的电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：后藤智幸，
申请(专利权)人：株式会社理光，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。