芯片封装结构制造技术

一种芯片封装结构包括一第一基板、一芯片、一第二基板、多条导线、多个焊球以及一封装胶体。芯片配置于第一基板上。第二基板配置于芯片上，并具有一上表面和一下表面，其中下表面相对于芯片的高度小于上表面相对于芯片的高度，该上表面具有一焊球安装面与一导线接合面，且导线接合面与第一基板之间的高度小于焊球安装面与第一基板之间的高度。这些导线连接导线接合面至第一基板。这些焊球配置于焊球安装面上。封装胶体配置于第一基板上，并包覆芯片、第二基板及这些焊球，且封装胶体暴露出各焊球的顶面。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构，且特别是有关于一种适于封装堆叠 (package-on-package， POP)的芯片封装结构。
技术介绍
芯片封装技术的目的是提供给予芯片足够的讯号路径、散热路径及结构保护。公知技术提出一种封装堆叠(package-on-package， POP)的3D封装方式，其可由将多个芯片封装结构相互堆叠的方式来减少这些芯片封装结构在线路板上所占的承载面积。 图1绘示公知的可应用于封装堆叠的一种芯片封装结构的剖面示意图。请参照图1，芯片封装结构100的一芯片110配置于一第一基板上120，而一第二基板130配置于芯片110上。第二基板130由多条第一导线140与第一基板120电性连接，而芯片110由多条第二导线150与第一基板120电性连接。 详细而言，第一导线140是连接第二基板130的朝向远离芯片110的方向的一表 面132与第一基板120，因此局部的第一导线140是位于表面132上。此外，这些焊球160 也是配置于第二基板130的表面132上。 另外，一封装胶体170配置于第一基板120上，并包覆芯片110、第二基板130、第 一导线140、第二导线150及这些焊球160，但暴露出这些焊球160的顶端。 值得注意的是，在封胶的过程中，是先形成封装胶体170来完全包覆芯片110、第 二基板130、第一导线140、第二导线150以及焊球160，然后再研磨封装胶体170来减少其 厚度以暴露出这些焊球160的顶端。 然而，在研磨封装胶体170以暴露出位于表面132上的这些焊球160的过程中，还 需避免封装胶体170暴露出同样位于表面132上的局部的这些第一导线140。因此，封装胶 体170的位于表面132上的部分的厚度受到这些导线140相对表面132的高度所限制。 再者，在芯片封装结构100由回焊这些焊球160来组装至另一芯片封装结构(未 绘示)的过程中，受热膨胀的封装胶体170容易将这些受热熔融的焊球160的一部分挤出 至封装胶体170的表面，因而导致相邻的焊球160之间可能发生电性短路。此乃所谓的焊 茅斗挤压(solder extrusion)。
技术实现思路
本专利技术的目的在于提供一种芯片封装结构，用以降低焊料挤压的可能性。 为实现上述目的，本专利技术提供的芯片封装结构，其包括一第一基板、一芯片、一第二基板、多条第一导线、多个第一焊球以及一封装胶体。芯片配置于第一基板上，并与第一基板电性连接。第二基板配置于芯片上，并具有一上表面和一下表面，其中下表面相对于芯片的高度小于上表面相对于芯片的高度，上表面具有一焊球安装面与一导线接合面，且导线接合面与第一基板之间的高度小于焊球安装面与第一基板之间的高度。第一导线连接导线接合面至第一基板，以电性连接第二基板至第一基板。第一焊球配置于焊球安装面上，并3与第二基板电性连接。封装胶体配置于第一基板上，并包覆芯片、第二基板及这些第一焊 球，且封装胶体暴露出各第一焊球的顶端。 在本专利技术的一实施例中，第一导线相对于第一基板的最大高度小于第一焊球的顶 端相对于第一基板的高度。 在本专利技术的一实施例中，芯片封装结构还包括多条第二导线，连接芯片至第一基 板，以电性连接芯片至第一基板。 在本专利技术的一实施例中，芯片封装结构还包括一黏着层配置于第二基板与芯片之 间并包覆各第二导线的局部。 在本专利技术的一实施例中，芯片封装结构还包括一间隔层，配置于第二基板与芯片 之间。 在本专利技术的一实施例中，芯片封装结构还包括多个凸块，配置于芯片与第一基板 之间，以电性连接芯片与第一基板。 在本专利技术的一实施例中，各第一焊球的一顶面与封装胶体的表面实质上切齐。 在本专利技术的一实施例中，芯片封装结构还包括多个第二焊球，其配置于第一基板 的一远离芯片的表面上。 在本专利技术的一实施例中，焊球安装面与导线接合面实质上相平行但不重合。 在本专利技术的一实施例中，第二基板还包括一连接面，其连接焊球安装面与导线接 合面。 由于本专利技术的第二基板的导线接合面与第一基板之间的高度小于其焊球安装面 与第一基板之间的高度，所以可降低第一导线相对于第一基板的最大高度，以使第一导线 较远离封装胶体欲研磨的一面。 因此，当研磨封装胶体以暴露出这些第一焊球时，较不易有封装胶体暴露出第一 导线的问题。这有利于减少封装胶体位在于焊球安装面上用来包覆这些第一焊球的部分的 厚度，进而降低焊料挤压的可能性。附图说明 图1绘示公知的可应用于封装堆叠的一种芯片封装结构的剖面示意图。 图2绘示本专利技术一实施例的芯片封装结构的剖面示意图。 图3绘示本专利技术另一实施例的芯片封装结构的剖面示意图。 图4绘示本专利技术又一实施例的芯片封装结构的剖面示意图。 附图中主要组件符号说明 100、200 :芯片封装结构 110、220:芯片 120、210 :第一基板 130、230 :第二基板 132 :表面 140、240 :第一导线 150、270 :第二导线 160 :焊球170 、260 :封装胶体232 :上表面232a :焊球安装面232b :导线接合面232c :连接面234 :下表面250 :第一焊球252 :顶面262 :封胶平面280 :黏着层290 :间隔层310 :凸块B :第二焊球H1、H2、H3、H4 :高度。具体实施例方式为让本专利技术的上述和其它特征和优点能更明显易懂，以下特举实施例，并配合附 图作详细说明如下。 图2绘示本专利技术一实施例的芯片封装结构的剖面示意图。请参照图2，本实施例的 芯片封装结构200包括一第一基板210、一芯片220、一第二基板230、多条第一导线240、多 个第一焊球250以及一封装胶体260。第一基板210是用来承载芯片220、第二基板230、第 一导线240、第一焊球250以及封装胶体260。 芯片220配置于第一基板210上，并与第一基板210电性连接。在本实施例中，芯 片220可由多条第二导线270与第一基板210电性连接，这些第二导线270连接芯片220 至第一基板210。 图3绘示本专利技术另一实施例的芯片封装结构的剖面示意图。请参照图3，在本实 施例中，芯片220亦可由配置于芯片220与第一基板210之间的多个凸块310与第一基板 210电性连接。 请再次参照图2的实施例，第二基板230配置于芯片220上，并具有一上表面232 和一下表面234，其中下表面234相对于芯片220的高度小于上表面232相对于芯片220的 高度。上表面232具有一焊球安装面232a与一导线接合面232b，而且导线接合面232b与 第一基板210之间的高度Hl小于焊球安装面232a与第一基板210之间的高度H2。 焊球安装面232a与导线接合面232b可以是实质上相平行但不重合，且第二基 板230还可具有一连接面232c连接焊球安装面232a与导线接合面232b，使得焊球安装面 232a与导线接合面232b的交界处呈阶梯状。 第一导线240连接导线接合面232b至第一基板210，以电性连接第二基板230至 第一基板210，而第一焊球250则是配置于焊球安装面232a上，并与第二基板230电性连 接。 值得注意的是，不同于公知技术，本实施例的导线接合面232b与第一基板210之间的高度HI小于焊球安装本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：第一基板；芯片，配置于该第一基板上，并与该第一基板电性连接；第二基板，配置于该芯片上，并具有上表面和下表面，其中该下表面相对于该芯片的高度小于该上表面相对于该芯片的高度，该上表面具有焊球安装面与导线接合面，且该导线接合面与该第一基板之间的高度小于该焊球安装面与该第一基板之间的高度；多条第一导线，连接该导线接合面至该第一基板，以电性连接该第二基板至该第一基板；多个第一焊球，配置于该焊球安装面上，并与该第二基板电性连接；以及封装胶体，配置于该第一基板上，并包覆该芯片、该第二基板及该些第一焊球，且该封装胶体暴露出各该第一焊球的顶端。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖振凯，翁承谊，王盟仁，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]