具有垂直晶体管的存储器器件及其形成方法技术

在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及在第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元阵列和耦合到存储器单元并且各自在垂直于第一方向的第二方向上延伸的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。垂直晶体管包括在第一方向上延伸的半导体主体，以及在第二方向上与半导体主体的两个相对侧面接触的栅极结构。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。存储器单元阵列经过键合界面耦合到外围电路。围电路。围电路。

【技术实现步骤摘要】
【国外来华专利技术】具有垂直晶体管的存储器器件及其形成方法

技术介绍

[0001]本公开内容涉及存储器器件及其制造方法。
[0002]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，用于平面存储器单元的存储器密度接近上限。
[0003]三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于促进存储器阵列的操作的外围电路。

技术实现思路

[0004]在一个方面中，一种3D存储器器件包括第一半导体结构、第二半导体结构以及在第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元阵列和耦合到存储器单元并且各自在垂直于第一方向的第二方向上延伸的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。垂直晶体管包括在第一方向上延伸的半导体主体，以及在第二方向上与半导体主体的两个相对侧面接触的栅极结构。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。存储器单元阵列经过键合界面耦合到外围电路。
[0005]在另一方面中，一种存储器系统包括被配置为存储数据的存储器器件和耦合到存储器器件的存储器控制器。存储器器件包括第一半导体结构、第二半导体结构以及在第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元阵列和耦合到存储器单元并且各自在垂直于第一方向的第二方向上延伸的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。垂直晶体管包括在第一方向上延伸的半导体主体，以及在第二方向上与半导体主体的两个相对侧面接触的栅极结构。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。存储器单元阵列经过键合界面耦合到外围电路。存储器控制器被配置为通过外围电路和位线来控制存储器单元阵列。
[0006]在又一方面中，公开了一种用于形成3D存储器器件的方法。形成包括外围电路的第一半导体结构。形成第二半导体结构。为了形成第二半导体结构，形成存储器单元阵列，并且形成耦合到存储器单元的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。垂直晶体管包括在第一方向上延伸的半导体主体，以及在第二方向上与半导体主体的两个相对侧面接触的栅极结构。位线中的相应一条位线和相应存储单元垂直地耦合到存储器单元中的每一个存储器单元的相对端部。第一半导体结构和第二半导体结构以面对面的方式键合，使得存储器单元阵列经过键合界面耦合到外围电路。
附图说明
[0007]并入本文并且形成说明书的一部分的附图示出了本公开内容的方面，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够制成和使用本公开内容。
[0008]图1A示出了根据本公开内容的一些方面的3D存储器器件的横截面的示意图。
[0009]图1B示出了根据本公开内容的一些方面的另一3D存储器器件的横截面的示意图。
[0010]图2示出了根据本公开内容的一些方面的包括外围电路和各自具有垂直晶体管的存储器单元阵列的存储器器件的示意图。
[0011]图3示出了根据本公开内容的一些方面的包括外围电路和动态随机存取存储器(DRAM)单元阵列的存储器器件的示意性电路图。
[0012]图4示出了根据本公开内容的一些方面的包括外围电路和相变存储器(PCM)单元阵列的存储器器件的示意性电路图。
[0013]图5示出了根据本公开内容的一些方面的存储器器件中的各自包括垂直晶体管的存储器单元阵列的平面图。
[0014]图6A示出了根据本公开内容的一些方面的包括垂直晶体管的3D存储器器件的横截面的侧视图。
[0015]图6B示出了根据本公开内容的一些方面的包括垂直晶体管的另一3D存储器器件的横截面的侧视图。
[0016]图6C示出了根据本公开内容的一些方面的包括垂直晶体管的又一3D存储器器件的横截面的侧视图。
[0017]图6D示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0018]图6E示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0019]图7示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0020]图8示出了根据本公开内容的一些方面的存储器器件中的各自包括垂直晶体管的另一存储器单元阵列的平面图。
[0021]图9示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0022]图10A
‑
图10M示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的3D存储器器件的制造工艺。
[0023]图11A
‑
图11I示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的另一3D存储器器件的制造工艺。
[0024]图12A
‑
图12H示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的又一3D存储器器件的制造工艺。
[0025]图13A
‑
图13H示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的再一3D存储器器件的制造工艺。
[0026]图14A
‑
图14E示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的再
一3D存储器器件的制造工艺。
[0027]图15A
‑
图15D示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的再一3D存储器器件的制造工艺。
[0028]图16示出了根据本公开内容的一些方面的存储器器件中的各自包括垂直晶体管的又一存储器单元阵列的平面图。
[0029]图17示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0030]图18示出了根据本公开内容的一些方面的垂直晶体管阵列的透视图。
[0031]图19A
‑
图19M示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的再一3D存储器器件的制造工艺。
[0032]图20示出了根据本公开内容的一些方面的存储器器件中的各自包括垂直晶体管的再一存储器单元阵列的平面图。
[0033]图21示出了根据本公开内容的一些方面的包括垂直晶体管的再一3D存储器器件的横截面的侧视图。
[0034]图22A
‑
图22M示出了根据本公开内容的一些方面的用于形成包括垂直晶体管的再一3D存储器器件的制造工艺。
[0035]图23示出了根据本公开内容的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器器件，包括：第一半导体结构，所述第一半导体结构包括外围电路；第二半导体结构，所述第二半导体结构包括：存储器单元阵列，所述存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到所述垂直晶体管的存储单元；以及多条位线，所述多条位线耦合到所述存储器单元并且各自在垂直于所述第一方向的第二方向上延伸，其中，所述垂直晶体管包括在所述第一方向上延伸的半导体主体、以及在所述第二方向上与所述半导体主体的两个相对侧面接触的栅极结构；并且所述位线中的相应一条位线和相应存储单元在所述第一方向上耦合到所述存储器单元中的每一个存储器单元的相对端部；以及键合界面，所述键合界面在所述第一方向上在所述第一半导体结构与所述第二半导体结构之间，其中，所述存储器单元阵列经过所述键合界面耦合到所述外围电路。2.根据权利要求1所述的3D存储器器件，其中，所述垂直晶体管是双栅极晶体管，其中，所述栅极结构在平面图中部分地外接所述半导体主体。3.根据权利要求1或2所述的3D存储器器件，其中，所述栅极结构包括栅极电极以及在所述第二方向上在所述栅极电极与所述半导体主体之间的栅极电介质。4.根据权利要求1
‑
3中任一项所述的3D存储器器件，其中，所述第二半导体结构还包括各自在垂直于所述第一方向和所述第二方向的第三方向上延伸的多条字线。5.根据权利要求4所述的3D存储器器件，其中，所述垂直晶体管中的在所述第三方向上的两个相邻垂直晶体管的所述栅极电介质是连续的。6.根据权利要求1
‑
5中任一项所述的3D存储器器件，其中，所述垂直晶体管还包括分别在所述第一方向上设置在所述半导体主体的两个端部处的源极和漏极。7.根据权利要求6所述的3D存储器器件，其中，所述垂直晶体管的所述源极和所述漏极中的一个耦合到相应存储器单元中的所述存储单元。8.根据权利要求7所述的3D存储器器件，其中，所述垂直晶体管的所述源极和所述漏极中的另一个耦合到相应位线。9.根据权利要求1
‑
8中任一项所述的3D存储器器件，其中，所述位线设置在所述垂直晶体管与所述键合界面之间。10.根据权利要求1
‑
9中任一项所述的3D存储器器件，其中，所述第二半导体结构还包括焊盘引出互连层；并且所述存储单元设置在所述垂直晶体管与所述焊盘引出互连层之间。11.根据权利要求1
‑
9中任一项所述的3D存储器器件，其中，所述第一半导体结构还包括焊盘引出互连层；并且所述外围电路设置在所述键合界面与所述焊盘引出互连层之间。12.一种存储器系统，包括：存储器器件，所述存储器器件被配置为存储数据，并且包括：第一半导体结构，所述第一半导体结构包括外围电路；第二半导体结构，所述第二半导体结构包括：
存储器单元阵列，所述存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到所述垂直晶体管的存储单元；以及多条位线，所述多条位线耦合到所述存储器单元并且各自在垂直于所述第一方向的第二方向上延伸，其中，所述垂直晶体管包括在所述第一方向上延伸的半导体主体、以及在所述第二方向上与所述半导体主体的两个相对侧面接触的栅极结构；并且所述位线中的相应一条位线和相应存储单元在所述第一方向上耦合到所述存储器单元中的每一个存储器单元的相对端部；以及键合界面，所述键合界面在所述第一方向上在所述第一半导体结构与所述第二半导体结构之间，其中，所述存储器单元阵列经过所...

【专利技术属性】
技术研发人员：朱宏斌，刘威，王言虹，江宁，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：