非易失性存储器元件及其操作方法技术

一种非易失性存储器元件包含设置在集成电路IC中的浮动节点存储器单元。浮动节点存储器单元包含浮动节点、控制节点、擦除节点、源极节点以及漏极节点。存储器元件还包含高压输入节点，用于耦接到集成电路外部的外部可编程高压源。存储器元件还包含耦接到高压输入节点的高压开关电路，用于提供电压信号以执行对浮动节点的电荷的热电子编程或是对来自浮动节点的电荷进行穿隧擦除。的电荷进行穿隧擦除。的电荷进行穿隧擦除。

【技术实现步骤摘要】
非易失性存储器元件及其操作方法
[0001]交叉引用
[0002]此申请案有关于共同申请(co
‑
pending)案的美国专利申请案(Attorney Docket No.092062
‑
1249666
‑
009800US)，其标题为“Method And Apparatus For Programming Analog Floating
‑
Gate Memory Cell”，申请日为2021年10月11日，申请号为17/498,686此美国专利申请案的全部内容皆以引用的方式并入本申请案中。


[0003]本专利技术涉及电子电路领域。更具体地，本专利技术的实施例针对非易失性存储器。本文描述的一些实施例应用于模拟非易失性存储器单元装置和方法。然而，这里描述的装置和方法也可以用于涉及将数字信息存储在嵌入式非易失性存储器的应用中。

技术介绍

[0004]电子可擦除可编程只读存储器(EEPROM)装置和闪存装置是非易失性存储装置，即使在它们的电源中断时也保留它们的存储数据。已经有多种非易失性存储器元件的各种存储器单元结构发展来提高性能。非易失性存储器元件的典型单位存储器单元采用堆叠闸结构，包括顺序堆叠在半导体衬底的浮闸、闸间介电层和控制闸。
[0005]随着电子系统随着半导体元件制造技术的发展而改进，复杂的集成电路变得更加普遍，并且通常包括嵌入式非易失性存储器。嵌入式非易失性存储器是内置在集成电路(例如微控制器、系统单芯片(SOC)和其他集成电路)中的小型存储器，用于存储数据。嵌入式非易失性存储器可存储数据，用于系统信息更新、数据加密、编程、电路参数修整(trimming)、识别和冗余等目的。最近，浮闸元件在模拟存储器、模拟和数字电路元件和自适应处理元件有新应用。
[0006]尽管嵌入式非易失性存储器被广泛使用，但已知的嵌入式非易失性存储器经常遭受许多缺点。例如，已知的嵌入式非易失性存储器通常需要复杂的制造工艺并且在存储器单元的数据存储能力有限。
[0007]因此，需要一改进方法和系统以解决上述问题。

技术实现思路

[0008]根据本专利技术的一些实施例，本专利技术提供一种非易失性存储器元件的操作方法，包含：提供一浮动节点存储器单元，其中所述浮动节点存储器单元包含P型金属氧化物半导体晶体管、穿隧元件和金属
‑
绝缘体
‑
金属电容器，其中所述P型金属氧化物半导体晶体管具有第一多晶硅栅极，所述穿隧元件具有第二多晶硅栅极，所述金属
‑
绝缘体
‑
金属电容器包含形成在金属互连层中的导电顶板和底板，其中，所述第一多晶硅栅极、所述第二多晶硅栅极与所述金属
‑
绝缘体
‑
金属电容的所述导电顶板耦接在一起形成浮动节点；将可编程高压源耦接到高压输入节点，所述高压输入节点耦接到用于提供高压信号的高压开关电路；将所述高压开关电路的输出端耦接到所述浮动节点；在第一斜升时间内将所述可编程高压源斜
坡上升到第一高压；将所述第一高压维持第一持续时间以执行擦除操作；将所述高压开关电路的输出端耦接到所述浮动节点；在第二斜升时间内将所述可编程高压源斜坡上升到第二高压；将所述第二高电压维持第二持续时间以执行编程操作。
附图说明
[0009]图1是说明本专利技术一些实施例的浮动节点存储器元件的简化截面图。
[0010]图2是说明本专利技术一些实施例的用于形成浮动节点存储器单元的方法的简化流程图。
[0011]图3是说明本专利技术一些实施例的非易失性存储器阵列的一部分的简化示意图。
[0012]图4以及图5是说明本专利技术一些实施例的用于对存储器阵列进行编程的信号的模拟波形图。
[0013]图6是说明本专利技术一些实施例的高压(HV)转换开关电路(transfer switch circuit)的示意图。
[0014]图7是说明本专利技术一些实施例的y
‑
解码器行选择通过晶体管(select pass transistor)和行偏压电路的示意图。
[0015]图8是说明本专利技术一些实施例的传感放大器读取电路的简化示意图。
[0016]图9是说明与图8中的传感放大器读取电路800中的电流比较器810相关联的信号的模拟波形图。
[0017]附图标号
[0018]100:浮动节点存储器元件
[0019]110:P型金属氧化物半导体晶体管
[0020]111:第一多晶硅栅极
[0021]112:栅极氧化物
[0022]113:第一N型井区
[0023]115:源极节点
[0024]116:漏极节点
[0025]120:穿隧元件
[0026]121:第二多晶硅栅极
[0027]122:穿隧氧化物
[0028]123:第二N型井区
[0029]125:擦除节点
[0030]130:金属
‑
绝缘体
‑
金属电容器
[0031]131:顶板
[0032]131:导电顶板
[0033]132:底板
[0034]133:介电层
[0035]141:金属互连MN的部分
[0036]142、MN:金属互连
[0037]300:非易失性存储器元件
[0038]301、302:多工器
[0039]610:高压开关电路
[0040]610:第一高压开关电路
[0041]620:第二高压开关电路
[0042]630:控制逻辑
[0043]710、M1、M2、M3、M4、M5、M6、M7、M8、M9、M0:晶体管710:传输晶体管
[0044]720:行偏压电路
[0045]800:读出放大器读取电路
[0046]810:电流比较器
[0047]CG:控制栅极
[0048]eraseb、erase、VCCH、VPP、Vhv:电压信号
[0049]FG:浮动节点
[0050]I1、I2、I3:反相器
[0051]ICELL、IREF:电流
[0052]MOS晶体管
[0053]MX1、MX2:传输闸
[0054]VTUN、VSRC、VFG、VD、VCG:电压
具体实施方式
[0055]图1是本专利技术一些实施例的浮动节点存储器元件的简化截面图。如图1所示，浮动节点存储器元件100设置在p型衬底，例如硅衬底中。浮动节点存储器元件100包含P型金属氧化物半导体(PMOS)晶体管110，其包含在第一N型井区113上方的栅极氧化物112上方的第一多晶硅栅极111。浮动节点存储器元件100还包含穿隧元件120，所述穿隧元件120包含在第二N型井区123之上的穿隧氧化物122之上的第二多晶硅栅极121。浮动节点存储器元件1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器元件，其特征在于，包含：浮动节点存储器单元，包含：P型金属氧化物半导体晶体管，具有第一多晶硅栅极；穿隧元件，具有第二多晶硅栅极；以及金属
‑
绝缘体
‑
金属电容器，包含形成在金属互连层中的导电顶板和底板，其中，所述第一多晶硅栅极、所述第二多晶硅栅极、与所述金属
‑
绝缘体
‑
金属电容的所述导电顶板耦接在一起形成浮动节点；高压输入节点，用于耦接到可编程高压源；高压开关电路，耦接到高压输入节点，用于提供电压信号以执行：在所述P型金属氧化物半导体晶体管中所述第一多晶硅栅极的热电子编程；以及在所述穿隧元件中的所述第二多晶硅栅极的穿隧擦除。2.如权利要求1所述的非易失性存储器元件，其特征在于，所述非易失性存储器元件设置在集成电路中，并且所述可编程高压源设置在所述集成电路外部。3.如权利要求1所述的非易失性存储器元件，其特征在于，所述高压开关电路包含：P型金属氧化物半导体晶体管M1、M2、M3和M4；N型金属氧化物半导体晶体管M5、M6、M7、M8和M9；其中：所述P型金属氧化物半导体晶体管M1与M3、以及所述N型金属氧化物半导体晶体管M5、M7与M9串联耦接在所述高压输入节点和接地节点之间，所述N型金属氧化物半导体晶体管M9的漏极耦接到所述N型金属氧化物半导体晶体管M9的源极；所述P型金属氧化物半导体晶体管M2与M4、以及所述N型金属氧化物半导体晶体管M6与M8串联耦接在所述高压输入节点和所述接地节点之间，所述P型金属氧化物半导体晶体管M4和所述N型金属氧化物半导体晶体管M6之间的节点提供高压信号给所述非易失性存储器元件；所述P型金属氧化物半导体晶体管M1和M2耦接形成电流镜；所述P型金属氧化物半导体晶体管M3的栅极节点耦接所述P型金属氧化物半导体晶体管M4的栅极节点；所述P型金属氧化物半导体晶体管M3的栅极节点和所述P型金属氧化物半导体晶体管M4之栅极节点耦接到电源；所述N型金属氧化物半导体晶体管M5的栅极节点和所述N型金属氧化物半导体晶体管M6的栅极节点耦接电源电压；以及所述N型金属氧化物半导体晶体管M7的栅极节点和所述N型金属氧化物半导体晶体管M8的栅极节点分别耦接到控制信号以及控制信号的补码。4.如权利要求3所述的非易失性存储器元件，其特征在于，所述电源电压低于所述高压输入节点处的电压。5.如权利要求1所述的非易失性存储器元件，其特征在于，所述第一多晶硅栅极和所述第二多晶硅栅极通过第二层金属互连连接。6.如权利要求1所述的非易失性存储器元件，其特征在于，所述第一多晶硅栅极和所述第二多晶硅栅极通过第一层金属互连连接。
7.如权利要求1所述的非易失性存储器元件，其特征在于，所述金属
‑
绝缘体
‑
金属电容器的面积为所述浮动节点存储器单元的面积的50％至90％。8.一种非易失性存储器元件，其特征在于，包含：浮动节点存储器单元，设置在集成电路中，所述浮动节点存储器单元包含浮动节点、控制节点、擦除节点、源极节点以及漏极节点；高压输入节点，用于耦接到所述集成电路外部的外部可编程高压源；以及高压开关电路，耦接到所述高压输入节点，用于提供电压信号以执行：对所述浮动节点的电荷进行热电子编程；以及从所述浮动节点穿隧擦除电荷；其中所述高压开关电路包含：P型金属氧化物半导体晶体管M1、M2、M3和M4；N型金属氧化物半导体晶体管M5、M6、M7、M8和M9；其中：所述P型金属氧化物半导体晶体管M1与M3、以及所述N型金属氧化物半导体晶体管M5、M7与M9串联耦接在所述高压输入节点和接地节点之间，所述N型金属氧化物半导体晶体管M9的漏极节点耦接到所述N型金属氧化物半导体晶体管M9的源极节点；所述P型金属氧化物半导体晶体管M2与M4、以及所述N型金属氧化物半导体晶体管M6与M8串联耦接在所述高压输入节点和所述接地节点之间，所述P型金属氧化物半导体晶体管M4和所述N型金属氧化物半导体晶体管M6之间的节点提供高压信号给所述非易失性存储器元件；所述P型金属氧化物半导体晶体管M1和M2耦接形成电流镜；所述P型金属氧化物半导体晶体管M3的栅极节点耦接所述P型金属氧化物半导体晶体管M4的栅极节点；所述P型金属氧化物半导体晶体管M3的栅极节点和所述P型金属氧化物半导体晶体管M4之栅极节点耦接到电源；所述N型金属氧化物半导体晶体管M5的栅极节点和所述N型金属氧化物半导体晶体管M6的栅极节点耦接电源电压；以及所述N型金属氧化物半导体晶体管M7的栅极节点和所述N型金属氧化物半导体晶体管M8的栅极节点分别耦接到控制信号以及控制信号的补码。9....

【专利技术属性】
技术研发人员：巴尔，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：