半导体结构的制造方法及半导体结构技术

本公开实施例涉及半导体制造技术领域，提供半导体结构的制造方法及半导体结构，方法包括：提供基底层；在基底层上形成相互间隔的多个掩膜结构，掩膜结构包括两个第一侧墙结构和两个第二侧墙结构，两个第二侧墙结构分别位于两个第一侧墙结构中相对的两个侧壁上，第二侧墙结构包括沿远离基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；测量相邻掩膜结构的间距和两个第二侧墙结构的间距以进行对比；刻蚀基底层形成第一开口和第二开口，第二开口位于相邻掩膜结构之间，第一开口位于掩膜结构内的两个第二侧墙结构之间；其中，根据对比的结果，控制刻蚀工艺中第一侧墙结构相对于第二侧墙结构的刻蚀选择比，以保证半导体结构特征尺寸的一致性。尺寸的一致性。尺寸的一致性。

【技术实现步骤摘要】
半导体结构的制造方法及半导体结构


[0001]本公开实施例涉及半导体制造
，特别涉及一种半导体结构的制造方法及半导体结构。

技术介绍

[0002]随着芯片集成度越来越高，对半导体结构的集成度和功能的要求越来越高，使得半导体结构的特征尺寸(Critical Dimension，CD)不断缩小，增大了后续半导体结构的工艺难度，提高了工艺复杂度。间距倍增工艺(Pitch doubling Process)是一种用来控制CD尺寸的工艺，可以通过该工艺来形成比使用光刻设备实现的最小节距和/或期望节距更小的节距的结构。
[0003]但在相关的间距倍增工艺中，所形成的半导体结构的特征尺寸的一致性很难进行控制，无法按照特定需求形成对应的半导体结构，因此相关技术存在缺陷，有待改进与发展。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制造方法及半导体结构，旨在保证形成的半导体结构的特征尺寸的一致性。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底层；在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；测量相邻所述掩膜结构的间距和所述掩膜结构内的两个第二侧墙结构的间距以进行对比；刻蚀所述基底层形成第一开口和第二开口，所述第二开口位于相邻所述掩膜结构之间，所述第一开口位于所述掩膜结构内的两个第二侧墙结构之间，其中，根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比。
[0006]在一些实施例中，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。
[0007]在一些实施例中，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小
于所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。
[0008]在一些实施例中，所述在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述基底层上形成相互间隔的多个第一心轴结构；在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；在所述多个第一心轴结构的间隔中形成填充结构，并去除所述多个第一心轴结构以形成多个第二心轴结构，所述多个第二心轴结构中的每一第二心轴结构包括所述填充结构以及位于所述填充结构的两侧上的所述第二侧墙结构；在所述第二心轴结构的两侧上形成第一侧墙结构，并去除所述填充结构。
[0009]在一些实施例中，所述在所述基底层上形成相互间隔的多个第一心轴结构的步骤，包括：在所述基底层上依次形成牺牲层和光刻胶层；对所述光刻胶层进行图形化处理；以图形化的所述光刻胶层为掩膜，刻蚀所述牺牲层，形成相互间隔的多个通孔，并同时形成多个第一心轴结构，所述多个通孔中的每一通孔依次贯穿所述光刻胶层和所述牺牲层，所述多个第一心轴结构的每一第一心轴结构包括沿所述基底层的厚度方向依次层叠的所述牺牲层和所述光刻胶层。
[0010]在一些实施例中，所述在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述多个第一心轴结构的顶部和两侧以及所述多个通孔的底部沉积初始第一侧墙层；去除位于所述多个通孔的底部和所述多个第一心轴结构的顶部上的初始第一侧墙层，剩余的初始第一侧墙层作为第一初始侧墙层；在所述多个通孔中形成填充层，所述填充层覆盖所述第一初始侧墙层的侧面；刻蚀部分所述第一初始侧墙层，以在所述多个第一心轴结构与所述填充层之间形成间隙，剩余的第一初始侧墙层作为第一侧墙层；在所述间隙中形成第二侧墙层，并去除所述填充层和图形化的所述光刻胶层。
[0011]在一些实施例中，所述在所述间隙中形成第二侧墙层，并去除所述填充层和图形化的所述光刻胶层的步骤，包括：在所述间隙中以及所述填充层和图形化的所述光刻胶层上沉积初始第二侧墙层；去除位于所述填充层和图形化的所述光刻胶层上的初始第二侧墙层，剩余的初始第二侧墙层作为第二初始侧墙层；刻蚀部分所述第二初始侧墙层，直至剩余的所述第二初始侧墙层在所述基底层上的高度低于所述牺牲层在所述基底层上的高度，剩余的第二初始侧墙层作为第二侧墙层；去除所述填充层和图形化的所述光刻胶层。
[0012]在一些实施例中，所述在所述多个第一心轴结构的间隔中形成填充结构，并去除所述多个第一心轴结构以形成多个第二心轴结构，所述多个第二心轴结构中的每一第二心轴结构包括所述填充结构以及位于所述填充结构的两侧上的所述第二侧墙结构的步骤，包括：在去除部分所述第二初始侧墙层以及所述填充层后留下的空隙中形成所述填充结构，
所述填充结构的表面与所述牺牲层的表面平齐；去除所述牺牲层。
[0013]在一些实施例中，所述第一侧墙结构的材料包括无定形碳，所述第一侧墙层的材料包括二氧化硅，所述第二侧墙层的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种。
[0014]在一些实施例中，采用第一刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第二侧墙层的刻蚀速率，所述第一刻蚀气体包括四氟化碳和/或三氟甲烷、以及氮气、氧气和氧硫化碳；采用第二刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第一侧墙层的刻蚀速率，所述第二刻蚀气体包括四氟化碳和/或二氟甲烷、以及氧硫化碳、氮气、氧气和氩气。
[0015]在一些实施例中，所述第一侧墙结构的材料包括无定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底层；在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；测量相邻所述掩膜结构的间距和所述掩膜结构内的两个第二侧墙结构的间距以进行对比；刻蚀所述基底层形成第一开口和第二开口，所述第二开口位于相邻所述掩膜结构之间，所述第一开口位于所述掩膜结构内的两个第二侧墙结构之间，其中，根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述基底层上形成相互间隔的多个第一心轴结构；在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；在所述多个第一心轴结构的间隔中形成填充结构，并去除所述多个第一心轴结构以形成多个第二心轴结构，所述多个第二心轴结构中的每一第二心轴结构包括所述填充结构以及位于所述填充结构的两侧上的所述第二侧墙结构；在所述第二心轴结构的两侧上形成第一侧墙结构，并去除所述填充结构。5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述在所述基底层上形
成相互间隔的多个第一心轴结构的步骤，包括：在所述基底层上依次形成牺牲层和光刻胶层；对所述光刻胶层进行图形化处理；以图形化的所述光刻胶层为掩膜，刻蚀所述牺牲层，形成相互间隔的多个通孔，并同时形成多个第一心轴结构，所述多个通孔中的每一通孔依次贯穿所述光刻胶层和所述牺牲层，所述多个第一心轴结构的每一第一心轴结构包括沿所述基底层的厚度方向依次层叠的所述牺牲层和所述光刻胶层。6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述多个第一心轴结构的顶部和两侧以及所述多个通孔的底部沉积初始第一侧墙层；去除位于所述多个通孔的底部和所述多...

【专利技术属性】
技术研发人员：武羽，王盈智，王士欣，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：