具有改善的电性能的电介质层的半导体器件及其相关方法技术

一种具有改进电性能的电介质层的半导体器件及其相关方法，该半导体器件包括：下金属层、电介质层和上金属层，依次设置在半导体基板上；以及插入层，设置在电介质层与下金属层和上金属层中至少之一之间，其中电介质层包括金属氧化物膜，插入层包括金属材料膜。

【技术实现步骤摘要】

本专利技术的实施方式涉及具有改进电性能的电介质层的半导体器件和相关方法。
技术介绍
在制造半导体器件期间可以使用各种电介质层。电介质层可形成于电容器的上电 极与下电极之间。进行了多种研究，用于改善电介质层的性能，例如增加介电常数、改善结 晶度(crystallinity)和/或减少缺陷，从而改善所得半导体器件的电性能。电介质层的结晶度可通过在高温下沉积电介质层或在沉积之后热处理电介质层 而得到改善。另外，电介质层中的缺陷可通过例如在形成电介质层之后进行氧固化而被去 除。
技术实现思路
实施方式针对具有改进的电性能的电介质层的半导体器件及其相关方法，其基本 克服了现有技术的一种或多种劣势、限制和/或缺点。实施方式的特征在于提供一种具有改进的电性能的电介质层的半导体器件。实施方式的特征在于提供一种降低漏电流的半导体器件。至少一种以上和其它特征和优点可通过提供一种半导体器件来实现，该半导体器 件包括下金属层、电介质层和上金属层，依次设置在半导体基板上；以及插入层，设置在 电介质层与下金属层和上金属层至少之一之间，其中所述电介质层包括金属氧化物，插入 层包括金属材料膜。插入层可设置在电介质层与下金属层之间。插入层可设置在电介质层与上金属层之间。插入层可设置在电介质层与下金属层之间以及电介质层与上金属层之间。金属氧化物膜和金属材料膜的每个都可独立地包括Li、Be、B、Na、Mg、Al、K、Ca、 Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、 Sn、Sb、Cs、Ba、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Hf、Ta、W、Re、Os、 Ir、Pt、Au、Hg、Pb、Bi、Po、Fr、Ra 禾口 Ac 中的至少一种。金属氧化物膜是MOx的形式，其中M是金属，0是氧，χ是约0. 5至4。用于形成插入层的金属材料膜的金属可以与用于形成电介质层的金属氧化物膜 的金属相同。插入层的金属材料膜可以是金属氧化物膜。插入层的金属材料膜可以是金属氮化物膜。至少一个以上和其它特征和优点还可以通过提供一种制造半导体器件的方法来 实现，该方法包括在半导体基板上依次形成下金属层、电介质层和上金属层；在电介质层 与下金属层和上金属层至少之一之间形成插入层；其电介质层由金属氧化物膜形成，插入 层由金属材料膜形成。形成插入层可包括在电介质层与下金属层之间形成插入层。 形成插入层可包括在电介质层与上金属层之间形成插入层。形成插入层可包括在电介质层与下金属层以及在电介质层与上金属层之间形成 插入层。形成插入层可包括在下金属层上形成插入材料层，以及在电介质层形成于插入 材料层上时将插入层材料层转化成插入层。插入材料层可包括金属膜、金属碳化物膜或金属氮化物膜。至少一种以上和其它特征和优点还可通过提供一种至少半导体器件的方法来实 现，该方法包括在半导体基板上形成下金属层；利用金属氧化物膜在下金属层上形成电 介质层；在电介质层上形成插入材料层；以及在插入材料层上形成上金属层，其中形成上 金属层包括将插入材料层转化成插入层。插入材料层可包括金属膜、金属碳化物膜或金属氮化物膜。 附图说明对于本领域技术人员来说，通过参考附图详细描述本专利技术的示例性实施方式，本 专利技术的上述和其它特性和优点将变得更加显而易见，附图中图1示出了根据第一实施方式的半导体器件的横截面视图；图2示出了根据第二实施方式的半导体器件的横截面视图；图3示出了根据第三实施方式的半导体器件的横截面视图；图4和图5示出了根据第一比较实施方式的半导体器件的横截面视图；图6和图7示出了根据第一实施方式的半导体器件的横截面视图；图8和图9示出了根据第一比较实施方式的半导体器件的视图；图10和图11示出了根据第一实施方式的半导体器件的视图；图12和图13示出了根据第二比较实施方式的半导体器件的横截面视图；图14和图15示出了根据第二实施方式的半导体器件的横截面视图；图16示出了根据第一比较实施方式的半导体器件的电压和漏电流的曲线图；图17示出了根据第一实施方式的半导体器件的电压和漏电流的曲线图；图18示出了根据第二比较实施方式的半导体器件的电压和漏电流的曲线图；图19示出了根据第二实施方式的半导体器件的电压和漏电流的曲线图；图20示出了根据实施方式的包括晶体管的动态随机存储器(DRAM)的单位单元的 电路图；图21示出了根据实施方式的使用DRAM芯片的存储模块的平面图；以及图22示出了根据实施方式的使用DRAM芯片的电子系统的方框图。具体实施例方式在此结合2009年2月6日提交到韩国知识产权局的、专利技术名称为“Semiconductor Device for Improving Electrical Characteristics of DielectricLayer and Method of Fabricating the Same”的韩国专利申请No. 10-2009-0009875的全部内容作为参考。现在将在以下文中参考附图更全面地描述示例性实施方式；然而，其可以被具体化为不同的形式，且不应该被解释为限于在此阐述的实施方式。相反地，提供这些实施方式使得本公开全面和完整，并将本专利技术的范围全面地传达给本领域的技术人员。在图中，为了清晰，扩大了层和区域的尺寸。还将理解，当层或元件被称为在另一 层或基板“上”时，其可以直接在另一层或基板上，或者也可以存在中间层。另外，将理解，当 层被称为在另一层“下”时，其可以直接在另一层下，也可以存在一个或多个中间层。另外， 还将理解，当层被称为在两层“之间”时，其可以是两层之间的唯一层，或者也可以存在一层 或多层中间层。通篇相似的附图标记表示相似的元件。根据实施方式的半导体器件可以通过以下步骤制造在下金属层与电介质层之间 的第一位置形成插入层、在电介质层与上金属层质之间的第二位置形成插入层，或者同时 在第一位置和第二位置形成插入层。第一位置可以是下金属层与电介质层之间的界面，第 二位置可以是电介质层与上金属层之间的界面。下金属层可包括，例如金属氮化物膜。电介质层可包括例如金属氧化物膜。插入 层可包括例如金属材料膜。如果插入层形成于下金属层与电介质层之间，S卩，形成于第一位置中，则可抑制由 于在电介质层形成期间下金属层的氧化而形成不期望的界面层。另外，在形成电介质层期 间，插入层可用作籽晶层(seed layer)，从而例如改善电介质层的性能。如果插入层形成于 电介质层与上金属层之间，即，形成于第二位置中，则可抑制在电介质层上形成不期望的界 面层。因而，电介质层不会被损伤，从而改善了电介质层的性能。将参考其中示出了示例性 实施方式的附图来描述半导体器件和制造半导体器件的方法。第一实施方式图1示出了根据第一实施方式的半导体器件200的横截面视图。根据第一实施方 式的半导体器件200可包括在半导体基板10上的下结构，例如绝缘层12。材料层或晶体 管可替代绝缘层12形成于半导体基板10上。下金属层14可形成于半导体基板10上或绝 缘层12上。下金属层14可包括例如金属氮化物膜。金属氮化物膜可包括例如钛氮化物 (TiN)膜、铌氮本文档来自技高网...

【技术保护点】
一种半导体器件，包括：下金属层、电介质层和上金属层，依次设置在半导体基板上；以及插入层，设置在所述电介质层与所述下金属层和所述上金属层中至少之一之间，其中所述电介质层包括金属氧化物膜，所述插入层包括金属材料膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金润洙，崔在亨，曹圭镐，金完敦，林载顺，姜相列，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]