一种双沟槽型MOS场效应晶体管的制备方法和应用技术

本发明专利技术属于半导体技术领域，公开了一种双沟槽型MOS场效应晶体管的制备方法和应用。制备方法：在半导体衬底层上形成半导体外延层；在半导体外延层上方形成阱区；在阱区上表面的中间区域形成N型重掺杂区，在阱区上表面、N型重掺杂区两侧的区域，形成P型重掺杂区，二者构成掺杂区；在N型重掺杂区的两侧分别刻蚀一个虚拟沟槽，虚拟沟槽的侧壁和底部形成P型重掺杂层，内部填充氧化物；在N型重掺杂区的中间刻蚀一个栅极沟槽；在掺杂区远离半导体外延层的一侧形成金属层。本发明专利技术还提出一种电子设备。该方法制备的双沟槽型MOS场效应晶体管，栅极沟槽未发生明显改变，沟道电阻不会增加，同时提高了栅极沟槽结构的可靠性。提高了栅极沟槽结构的可靠性。提高了栅极沟槽结构的可靠性。

【技术实现步骤摘要】
一种双沟槽型MOS场效应晶体管的制备方法和应用


[0001]本专利技术属于半导体
，具体涉及一种双沟槽型MOS场效应晶体管的制备方法和应用。

技术介绍

[0002]金属氧化物半导体场效应晶体管(MOSFET)是下一代高效电力电子器件技术的核心器件。基于碳化硅的MOSFET击穿临界电场约是基于硅材料的MOSFET的10倍，且碳化硅MOSFET与高压硅IGBT器件相比，具有更高的带宽，更低的损耗以及更高的工作温度，因此，碳化硅MOSFET受到了广泛关注。常规沟槽型碳化硅MOSFET中栅极沟槽的栅氧厚度相同，特别是两个侧壁，因为在同一晶向，使得栅氧厚度的一致性更好。为了获得较高的导通电流能力，通常栅氧厚度相对较薄，但沟槽拐角位置易出现高电场，栅氧在经受高电场的情况下可靠性会降低，甚至直接击穿。如果单纯增加栅氧厚度，会大幅提高沟道的导通电阻，严重影响器件性能。
[0003]因此，有必要提供一种制备方法，使根据该方法制备的MOS场效应晶体管的电流导通能力高，栅极沟槽的可靠性高。

技术实现思路

[0004]本专利技术旨在至少解决上述现有技术中存在的技术问题之一。为此，本专利技术提出一种双沟槽型MOS场效应晶体管的制备方法，根据该方法制得的双沟槽型MOS场效应晶体管，由于影响电流导通能力的栅极沟槽及沟道未发生明显改变，因此沟道电阻不会增加，同时栅极沟槽结构的可靠性得到了提高。
[0005]本专利技术还提出一种电子设备。
[0006]根据本专利技术的一个方面，提出了一种双沟槽型MOS场效应晶体管的制备方法，包括以下步骤：
[0007]S1：提供半导体衬底层，在所述半导体衬底层上形成半导体外延层；
[0008]S2：在所述半导体外延层上方形成阱区；
[0009]S3：刻蚀所述阱区上表面的中间区域，向所述中间区域注入N型杂质，形成N型重掺杂区；刻蚀所述阱区上表面、所述N型重掺杂区两侧的区域，向所述区域注入P型杂质，形成P型重掺杂区；所述N型重掺杂区和所述P型重掺杂区构成掺杂区；
[0010]S4：在所述N型重掺杂区的两侧分别刻蚀一个虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述半导体外延层，向所述虚拟沟槽的底部和侧壁注入P型杂质，形成P型重掺杂层；向所述虚拟沟槽的内部填充氧化物；在所述N型重掺杂区的中间区域刻蚀一个栅极沟槽，使所述栅极沟槽由所述N型重掺杂区顶部延伸到所述半导体外延层；此时，形成如下沟槽：一个所述栅极沟槽，所述栅极沟槽的两侧各形成一个虚拟沟槽；
[0011]S5：在所述掺杂区远离所述半导体外延层的一侧形成金属层。
[0012]根据本专利技术的一种优选的实施方式，至少具有以下有益效果：
[0013]本专利技术的双沟槽型MOS场效应晶体管中，影响电流导通能力的栅极沟槽和沟道结构未发生明显改变，沟道电阻也不会增加。同时，由于本专利技术通过在栅极沟槽两侧形成两个虚拟沟槽，用氧化物填充虚拟沟槽，并在虚拟沟槽的底部和侧壁形成P型重掺杂层(包含P
+
)，可以屏蔽栅极沟槽附近的强电场，对栅极沟槽形成良好的保护，提高了栅氧的可靠性。
[0014]在本专利技术的一些实施方式中，所述半导体衬底层的制备原料包括碳化硅、硅中的任一种。
[0015]在本专利技术的一些优选的实施方式中，所述半导体衬底层的制备原料选自碳化硅。
[0016]在本专利技术的一些实施方式中，所述半导体外延层的制备原料包括碳化硅、硅中的任一种。
[0017]在本专利技术的一些优选的实施方式中，所述半导体外延层的制备原料选自碳化硅。
[0018]在本专利技术的一些优选的实施方式中，所述半导体外延层的制备原料选自N型碳化硅。
[0019]具体地，N型材料是电子导电，较P型的空穴导通电阻更低，因此选择N型碳化硅。
[0020]具体地，虚拟沟槽的P型重掺杂层中的P
+
与N型碳化硅外延层会形成PN结，PN结的存在可以改变电场的分布，同时填充在虚拟沟槽中的氧化物又相当于场板的作用，二者结合可屏蔽栅极沟槽附近的强电场，从而对栅极沟槽形成良好的保护。
[0021]在本专利技术的一些实施方式中，所述半导体外延层承受的电压为650～1700V。
[0022]在本专利技术的一些实施方式中，所述半导体外延层的浓度为1
×
10
15
～1
×
10
17
cm
‑3，厚度＜20μm。
[0023]在本专利技术的一些实施方式中，步骤S2采用离子注入法在所述半导体外延层上方形成所述阱区。
[0024]在本专利技术的一些实施方式中，步骤S2通过在所述半导体外延层上方注入P型杂质而形成P阱区。
[0025]具体地，注入剂量、注入能量和次数根据需要安排，这里不做限定。
[0026]在本专利技术的一些实施方式中，所述P型杂质为铝、硼中的任一种。
[0027]在本专利技术的一些优选的实施方式中，所述P型杂质为铝，因为铝的激活率更高。
[0028]在本专利技术的一些实施方式中，所述阱区的深度为0.7～1.1μm。
[0029]在本专利技术的一些实施方式中，所述N型杂质为氮、磷中的任一种。
[0030]在本专利技术的一些优选的实施方式中，所述N型杂质为氮。
[0031]在本专利技术的一些实施方式中，所述N型重掺杂区的深度为0.3～0.6μm。
[0032]在本专利技术的一些实施方式中，所述P型重掺杂区的深度介于所述N型重掺杂区和所述阱区的深度之间。
[0033]在本专利技术的一些实施方式中，步骤S3在所述刻蚀之前，均需沉积硬掩膜，具体包括：在所述阱区上表面的边缘区域(即中间区域以外的部分)沉积第一硬掩膜，刻蚀所述阱区上表面的中间区域，开好窗口，向所述窗口注入N型杂质，形成所述N型重掺杂区(源极)；采用腐蚀工艺剥离所述第一硬掩膜，在所述N型重掺杂区上方沉积第二硬掩膜，刻蚀所述阱区上表面、所述N型重掺杂区两侧的区域，开好窗口，向所述窗口注入P型杂质，形成所述P型重掺杂区。
[0034]具体地，沉积所述第一硬掩膜是用于N型杂质注入的阻挡保护，沉积所述第二硬掩
膜是用于P型杂质注入的阻挡保护。
[0035]在本专利技术的一些实施方式中，所述硬掩膜的沉积方法采用化学气相沉积法(CVD)。
[0036]在本专利技术的一些实施方式中，所述硬掩膜的沉积方法采用低压化学气相沉积法(LPCVD)、等离子体增强化学的气相沉积法(PECVD)中的任一种。
[0037]在本专利技术的一些优选的实施方式中，所述硬掩膜的沉积方法采用低压化学气相沉积法。
[0038]在本专利技术的一些实施方式中，所述硬掩膜的厚度为1.5～2μm。
[0039]在本专利技术的一些实施方式中，步骤S3中采用离子注入法对所述N型杂质和所述P型杂质进行注入。
[0040]在本专利技术的一些实施方式中，两个所述虚拟沟槽对称形成于所述栅极沟槽的两侧。
[0041]在本专利技术的一些实施方式中，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双沟槽型MOS场效应晶体管的制备方法，其特征在于，包括以下步骤：S1：提供半导体衬底层，在所述半导体衬底层上形成半导体外延层；S2：在所述半导体外延层上方形成阱区；S3：刻蚀所述阱区上表面的中间区域，向所述中间区域注入N型杂质，形成N型重掺杂区；刻蚀所述阱区上表面、所述N型重掺杂区两侧的区域，向所述区域注入P型杂质，形成P型重掺杂区；所述N型重掺杂区和所述P型重掺杂区构成掺杂区；S4：在所述N型重掺杂区的两侧分别刻蚀一个虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述半导体外延层，向所述虚拟沟槽的底部和侧壁注入P型杂质，形成P型重掺杂层；向所述虚拟沟槽的内部填充氧化物；在所述N型重掺杂区的中间区域刻蚀一个栅极沟槽，使所述栅极沟槽由所述N型重掺杂区顶部延伸到所述半导体外延层；此时，形成如下沟槽：一个所述栅极沟槽，所述栅极沟槽的两侧各形成一个虚拟沟槽；S5：在所述掺杂区远离所述半导体外延层的一侧形成金属层。2.根据权利要求1所述的制备方法，其特征在于，步骤S4在刻蚀所述虚拟沟槽时，在所述掺杂区刻蚀的是一部分N型重掺杂区和一部分P型重掺杂区。3.根据权利要求1所述的制备方法，其特征在于，步骤S4中向所述虚拟沟槽的内部填充的氧化物为二氧化硅；优选地，填充所述氧化物的方法为化学气相沉积法。4.根据权利要求1所述的制备方法，其特征在于，步骤S4还包括在所述栅极沟槽的侧壁和底部形成栅极氧化物层，具体方法包括：先进行牺牲氧化，再采用热氧化工艺生长所述栅极氧化物层；优选地，所述栅极氧化物层为二氧化硅层；优选地，步骤S4在形成所述栅极氧化物层后，还包括在所述栅极...

【专利技术属性】
技术研发人员：张爱忠，
申请(专利权)人：深圳市至信微电子有限公司，
类型：发明
国别省市：