半导体存储器件的制作方法技术

本发明专利技术公开了一种半导体存储器件的制作方法，包括进行一第一掺杂工艺在半导体基板中形成阱区、在所述半导体基板中形成字线、在所述半导体基板上形成位线接触孔露出第一有源区、对所述位线接触孔露出的所述第一有源区进行掺杂工艺、在所述半导体基板上形成位线接触件与位线，其中所述位线接触件与所述掺杂后的第一有源区连接、在所述位线之间形成间隔件，所述间隔件与所述位线在所述半导体基板上界定出存储单元接触孔并且露出第二有源区、对所述存储单元接触孔露出的所述第二有源区进行掺杂工艺、以及在所述存储单元接触孔中形成存储节点接触件，其中所述存储节点接触件与所述掺杂后的第二有源区连接。掺杂后的第二有源区连接。掺杂后的第二有源区连接。

【技术实现步骤摘要】
半导体存储器件的制作方法


[0001]本申请为专利技术名称为“半导体存储器件的制作方法”的分案申请，原申请日为2020年07月31日，申请号为202010760383.8。
[0002]本专利技术公开的实施方式涉及一种半导体存储器件的制作方法，更具体来说，其涉及一种可改进埋入式字线部位的栅极诱导漏极漏电流(Gate Induced Drain Leakage,GIDL)问题的半导体存储器件制作方法。

技术介绍

[0003]栅极诱导漏极漏电流(Gate Induced Drain Leakage,简称GIDL)效应是MOSFET主要的断态漏电流。该效应起源于当MOSFET栅极关态(NM0S栅极接负电压，PMOS栅极接正电压)而漏区接电压(NM0S漏区接正电压，PMOS漏区接负电压)时，由于漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，导致表面形成反型层，而耗尽层非常窄，以致导带电子和价带孔穴发生能带
‑
能带隧穿效应(Band
‑
to
‑
Band Tunneling),从而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件的制作方法，其特征在于，包括：提供一半导体基板；进行一第一掺杂工艺在所述半导体基板中形成阱区；在所述阱区形成之后，在所述半导体基板中形成字线；在所述字线形成之后，在相邻两所述字线之间的所述半导体基板上形成位线接触孔露出第一有源区；以及，对所述位线接触孔露出的所述第一有源区进行一第二掺杂工艺。2.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在所述第二掺杂工艺之后，在所述半导体基板上形成位线接触件与位线，其中所述位线接触件与所述掺杂后的第一有源区连接；在所述位线之间形成间隔件，所述间隔件与所述位线在所述半导体基板上界定出存储单元接触孔并且露出第二有源区；对所述存储单元接触孔露出的所述第二有源区进行一第三掺杂工艺；以及，在所述第三掺杂工艺之后，在所述存储单元接触孔中形成存储节点接触件，其中所述存储节点...

【专利技术属性】
技术研发人员：张钦福，冯立伟，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：