制造多层电路板的方法技术

本发明专利技术提供了用于制造多层电路板的方法。一种示例方法包括以下步骤：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基板、内层基板和下基板依序被布置来彼此对准，以使第一和第二电路图案面向所述内层基板；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第三电路图案。

【技术实现步骤摘要】

本专利技术涉及一种，更具体地涉及一种用于 制造包括精细的电路图案的多层电路板的方法，所述电路图案具有相 对于基板的提高的剥离强度。
技术介绍
近来，由于消费者对于多功能产品的需求，构成电子装置的部件 的大小已经被大大地减少，并且在电子装置的结构中的部件的数量已 经被增加。因此，需要配置电路板来接受具有高密度的多个电子器件。通过在多层结构上堆叠多个基板来配置多层电路板，以便构成电 子装置。多层电路板可以执行在电气上比单侧或者双侧基板更复杂的 各种功能，并且被配置来接受具有高密度的电子元件。因此，多层电 路板已经被广泛地用于各种电子装置中。用于制造多层电路板的传统方法包括形成用于将元件连接到构 成相应层的基板的电路；堆叠多个基板；形成用于电连接相应层的通 孔；并且电镀所述通孔。通过使用蚀刻去除基板的电路的一部分而形成窗口 ，以便执行用 于形成通孔的钻孔操作。但是，通过使用蚀刻来形成窗口是复杂的。为了在构成相应层的基板上形成电路，使用蚀刻或者半加成 (semi-additive )操作。但是，当使用蚀刻形成电路时，因为经由蚀 刻解决方案按照各向同性蚀刻而形成图案，因此在形成精细的电路图案中存在限制。另外，因为在封装芯片和基板上存在问题，诸如由于 在蚀刻期间在基板的表面上产生的不均匀而导致的气泡问题，因此包 括多层电路板的产品的可靠性会变差。另夕卜，当使用半加成操作形成电路时，通过电镀来形成电路图案。 但是，因为电路图案相对于基板的剥离强度低，因此在封装后完成的 产品的可靠性会变差。另外，在多层电路板的制造期间，在基板上形 成的电路图案可以从基板延伸或者脱离，因此，增加了多层电路板的 误差率。在用于制造多层电路板的传统方法中，因为对于半加成操作需要 诸如去钻污设备或者无电镀设备之类的特殊设备，因此构成所述方法 的操作复杂，并且提高了所述方法的制造成本。
技术实现思路
本专利技术提供了一种用于制造包括精细电路图案的多层电路板的方法。本专利技术还提供了 一种用于制造包括具有提高的剥离强度的电路 图案的多层电路板的方法。本专利技术还提供了一种用于，通过所述方 法，能够以低成本来简单地制造多层电路板。本专利技术还提供了一种用于，其中，对于形 成用于电连接相应层的通孔而言不需要蚀刻。按照本专利技术的一个方面，提供了一种用于制造多层电路板的方法，所述方法包括制备上基板和下基板，其中，所述上基板和下基 板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种 子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和 在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由 绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板 上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基 板、内层基板和下基板依序被布置来彼此对准，以便第一和第二电路图案面向所述内层基板；从种子层脱离承栽层；蚀刻种子层，其中， 去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第 三电路图案，其中，在第一电路图案和第三电路图案之间去除粘合件 的一部分，在第二电路图案和第三电路图案之间去除粘合件的一部 分，并且在被去除的部分中形成包括导电材料的连接部分。所述电路的形成可以包括在种子层上涂敷光敏抗蚀剂；布置掩 模，并且对于结果产生的结构执行啄光和显影，由此在种子层上形成 抗蚀剂图案层；并且在种子层上电镀第一电路图案和第二电路图案。所述种子层可以包括导电材料。所述承载层可以包括导电材料。可以制备上基板、下基板和内层基板使得分别绕在辊上，并且在 可以分别从辊放开上基板、下基板和内层基板的同时通过连接而制备 上基板和下基板。所述耦接可以包括加热和压制上基板和下基板。 按照本专利技术的另一个方面，提供了一种用于制造多层电路板的方 法，所述方法包括制备上基板和下基板，其中，所述上基板和下基 板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种 子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和 在下基板上的第二电路图案；通过插入粘合件而耦接上基板和下基 板，其中，上基板和下基板被布置来彼此对准，以使第一和第二电路 图案彼此面对；从种子层脱离承载层；蚀刻种子层，其中，去除种子 层；并且，通过在与蚀刻中被暴露至外部的第一电路图案和第二电路 图案接触的粘合件中形成通孔，并且在通孔中形成包括导电材料的连 接部分，将第一电路图案电连接到第二电路图案。附图说明通过参见附图详细描述其示例实施例，本专利技术的上述和其他特点 和优点将变得更清楚，其中图1是按照本专利技术的一个实施例的用于制造多层电路板的示例方法的流程图2是用于说明按照本专利技术的一个实施例的、在图1的用于制造 电路板的方法中制备上基板的操作的截面视图3是用于说明按照本专利技术的一个实施例的、在图2中图解的在 上基板上涂敷光敏抗蚀剂的操作的截面视图4是用于说明按照本专利技术的一个实施例的、在图3中图解的曝 光上基板的操作的截面视图5是用于说明按照本专利技术的一个实施例的、在图4中图解的显 影上基板的操作的截面视图6是用于说明按照本专利技术的一个实施例的、在图5中图解的在 上基板上执行电镀的操作的截面视图7是用于说明按照本专利技术的一个实施例的、在图6中图解的在 上基板上去除抗蚀剂图案层的搮作的截面视图8是用于说明按照本专利技术的一个实施例的制备内层基板的操 作的截面视图9是用于说明按照本专利技术的一个实施例的、在图8中图解的在 内层基板中形成通孔的操作的截面视图IO是用于说明按照本专利技术的一个实施例的、在图9中图解的 在通孔中形成连接部分的操作的截面视图1l是用于说明按照本专利技术的一个实施例的、在图10中图解的 在内层基板上形成第三电路图案的操作的截面视图12是用于说明按照本专利技术的一个实施例的、用于将通过图2-7的操作制造的上基板和下基板和在图11中图解的内层基板对准的操作的截面视图13是用于说明按照本专利技术的一个实施例的、在图12图解的耦接上基板和下基板和内层基板的操作的截面视图14是用于说明按照本专利技术的一个实施例的、在图13中图解的 从堆叠基板去除承载层的操作的截面视图15是用于说明按照本专利技术的一个实施例的、在图14中图解的从堆叠基板去除种子层的操作的截面视图16是用于说明按照本专利技术的一个实施例的、在图15中图解的 在堆叠基板中形成开口槽的操作的截面视图17是用于说明按照本专利技术的一个实施例的、在图16中图解的 在堆叠基板中形成连接部分的操作的截面视图18是按照本专利技术的一个方面的、在图1-17中图解的用于制造 多层电路板的设备的图示；图19是按照本专利技术的另一个实施例的、用于制造多层电路板的 另一个示例方法的流程图20是用于说明按照本专利技术的另一个实施例的、在图19的用于 制造电路板的方法中的、用于将上基板和下基板对准的操作的截面视图21是用于说明按照本专利技术的另一个实施例的、在图20中图解 的用于耦接上基板和下基板的操作的截面视图22是用于说明按照本专利技术的另一个实施例的、用于从在图21中图解的堆叠基板去除承载层的操作的截面视图23是用于说明按照本专利技术的另一个实施例的、在图22中图解 的从堆叠基板去除种子层的操作的截面视图24是用于说明按照本专利技术的另一个实施例的、在图23中图解的在堆叠基板中形成通孔的操作的截面视图25是用于说明按本文档来自技高网...

【技术保护点】
一种用于制造多层电路板的方法，所述方法包括：　制备上基板和下基板，所述上基板和下基板的每个包括承载层和种子层，所述承载层和种子层可脱离地彼此连接；　在所述上基板的种子层上形成第一电路图案；　在所述下基板的种子层上形成第二电 路图案；　在绝缘材料的上下表面上制备包括绝缘材料和第三电路图案的内层基板；　使所述上基板和下基板的种子层面向所述绝缘材料的相应的上下表面；　将所述第一和第二电路图案与所述第三电路图案对准；　在所述内层基板与所述上基板 和下基板之间之间插入粘合件；　使用所述粘合件来耦接所述上基板、内层基板和下基板；　从所述种子层脱离所述承载层；　去除所述种子层来曝光所述第一电路图案和第二电路图案；并且　将所述第一电路图案和第二电路图案电连接到所述第 三电路图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：柳在喆，
申请(专利权)人：三星TECHWIN株式会社，
类型：发明
国别省市：KR[韩国]