【技术实现步骤摘要】
三维存储器及其制备方法
[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。
技术介绍
[0002]三维存储器不但能够在不加电的情况下长期保持存储的信息，而且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步加快三维存储器发展及应用，需要不断提高三维存储器的位密度，并同时减少其位成本。
[0003]在常规的三维存储器制备方法中，三维存储器的存储阵列结构和外围电路结构通常分别形成于两个不同的晶圆上，然后通过例如键合等工艺，将外围电路晶圆键合到存储阵列晶圆上，以将外围电路和存储阵列电路连接在一起。然而，随着三维存储器的结构不断向着高层数高密度发展，外围电路晶圆的面积越来越成为一个决定整个chip(芯片)大小的关键性因素。
[0004]因而，如何在不影响三维存储器结构性能的前提下，有效缩小外围电路晶圆的尺寸是目前亟待解决的问题。
技术实现思路
[0005]本申请提供了一种可至少部分解决...
【技术保护点】
【技术特征摘要】
1.一种制备三维存储器的方法，其特征在于，所述方法包括：在复合衬底上限定的第一区域内形成外围电路，并采用第一填充层覆盖所述第一区域；在所述复合衬底和所述第一填充层上形成叠层结构；去除所述叠层结构位于与所述第一区域相邻的边界区中的部分，以形成暴露出所述复合衬底的凹槽，并采用绝缘介质填充层填充所述凹槽；以及在所述叠层结构位于填充后的所述凹槽远离所述外围电路的一侧的部分中形成沟道结构和台阶结构。2.根据权利要求1所述的方法，其特征在于，在复合衬底上限定的第一区域内形成外围电路之前，所述方法还包括形成所述复合衬底，形成所述复合衬底包括：将第一衬底的表面与绝缘体上硅中单晶硅层的表面结合；以及去除所述绝缘体上硅的基体，以形成包括所述单晶硅层和所述第一衬底的所述复合衬底。3.根据权利要求2所述的方法，其中所述第一衬底包括依次形成的基底、衬底阻隔层和衬底半导体层，所述衬底半导体层包括第一衬底半导体层和第二衬底半导体层，且所述第一衬底半导体层与所述第一区域和所述边界区正对，其特征在于，在形成所述沟道结构之后，所述方法还包括：去除所述基底和所述衬底阻隔层，并去除所述第二衬底半导体层以暴露所述单晶硅层和所述沟道结构的功能层；去除暴露的所述功能层以暴露与其对应的所述沟道结构的沟道层；以及在暴露的所述单晶硅层的表面形成分别与所述第一衬底半导体层和暴露的所述沟道层接触的导电层。4.根据权利要求3所述的方法，其特征在于，在暴露的所述单晶硅层的表面形成分别与暴露的所述沟道层和所述第一衬底半导体层接触的导电层包括：在暴露的所述单晶硅层的表面和所述第一衬底半导体层的表面上形成初始导电层，其中所述初始导电层与暴露的所述沟道层接触；去除所述初始导电层中位于所述第一衬底半导体层的表面上的部分；以及使所述第一衬底半导体层的表面与剩余的所述初始导电层的表面齐平，以形成所述导电层。5.根据权利要求1所述的方法，其中所述复合衬底包括依次设置的第一衬底和第二衬底，在所述第二衬底中形成所述外围电路的源区、漏区和偏置区，以及在所述第二衬底上形成所述外围电路的栅极结构，其特征在于，所述方法还包括：去除所述第一衬底中分别与所述源区、所述漏区和所述偏置区对应的部分以形成第一开口，并采用绝缘介质层填充所述第一开口；形成暴露出所述第一衬底中的第一衬底半导体层的第二开口，所述第二开口正对所述栅极结构；以及采用金属层填充所述第二开口以形成所述外围电路的控压电容。6.根据权利要求2所述的方法，其特征在于，在所述第一区域内形成外围电路，并采用第一填充层覆盖所述第一区域包括：
在所述第一区域中形成所述外围电路的浅沟槽隔离结构，其中所述浅沟槽隔离结构贯穿所述单晶硅层并延伸至所述第一衬底中；在所述浅沟槽隔离结构之间的区域中形成所述外围电路的栅极结构；在所述单晶硅层的、位于所述栅极结构的两...
【专利技术属性】
技术研发人员：张坤，周文犀，薛磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。