半导体封装及其制造方法技术

一种半导体封装包含封装基板、半导体芯片以及复数个接合引线。封装基板包含连接垫。半导体芯片设置在封装基板上，并包含芯片垫、接合垫以及重分布层。接合垫比芯片垫靠近半导体芯片的外缘。重分布层连接在芯片垫与接合垫之间。接合引线以并联的方式连接在连接垫与接合垫之间。借由上述配置，可有效降低线路的感抗。可有效降低线路的感抗。可有效降低线路的感抗。

【技术实现步骤摘要】
半导体封装及其制造方法


[0001]本揭示是关于一种半导体封装及其制造方法。

技术介绍

[0002]在半导体封装中，线路的使用，特别是较长的线路，可能会造成电源供应方面的问题(例如：电流不足)，此问题是线路的感抗(inductive reactance)所导致。

技术实现思路

[0003]有鉴于此，本揭示的一目的在于提出一种供电稳定的半导体封装。
[0004]为达成上述目的，依据本揭示的一些实施方式，一种半导体封装包含封装基板、第一半导体芯片以及复数个第一接合引线。封装基板包含第一连接垫。第一半导体芯片设置在封装基板上，并包含第一芯片垫、第一接合垫以及第一重分布层。第一接合垫比第一芯片垫靠近第一半导体芯片的外缘。第一重分布层连接在第一芯片垫与第一接合垫之间。第一接合引线以并联的方式连接在第一连接垫与第一接合垫之间。
[0005]在本揭示的一或多个实施方式中，第一芯片垫为电源垫或接地垫，其作为第一半导体芯片的供电介面。
[0006]在本揭示的一或多个实施方式中，第一半导体芯片进一步包含第二芯片垫，第二芯片垫通过第二接合引线电性连接封装基板。第二芯片垫为数据信号垫或是指令或地址信号垫。
[0007]在本揭示的一或多个实施方式中，第一半导体芯片进一步包含第二接合垫以及第二重分布层，第二重分布层连接在第二芯片垫与第二接合垫之间。封装基板进一步包含第二连接垫。第二接合引线连接在第二连接垫与第二接合垫之间，且第二接合引线为第二连接垫与第二接合垫之间唯一的导电路径。
[0008]在本揭示的一或多个实施方式中，第一接合引线中的一或多者的截面积大于第二接合引线的截面积。
[0009]在本揭示的一或多个实施方式中，所述复数个第一接合引线包含第一引线以及第二引线。第一引线与第二引线各具有第一端以及第二端，第一端接触第一半导体芯片的第一接合垫，而第二端接触封装基板的第一连接垫。
[0010]在本揭示的一或多个实施方式中，第一引线的第一端接触第二引线的第一端。
[0011]在本揭示的一或多个实施方式中，第一引线的第二端与第二引线的第二端分离。
[0012]在本揭示的一或多个实施方式中，半导体封装进一步包含第二半导体芯片，第二半导体芯片设置在第一半导体芯片上。第一接合引线延伸进入第一半导体芯片与第二半导体芯片之间的间隙。
[0013]在本揭示的一或多个实施方式中，第二半导体芯片包含芯片垫、接合垫以及重分布层。第二半导体芯片的重分布层连接在第二半导体芯片的芯片垫与第二半导体芯片的接合垫之间。半导体封装进一步包含复数个第二接合引线，第二接合引线以并联的方式连接
在封装基板的第二连接垫与第二半导体芯片的接合垫之间。第二半导体芯片的该芯片垫为电源垫或接地垫。
[0014]依据本揭示的一些实施方式，一种半导体封装的制造方法包含：提供封装基板，封装基板包含第一连接垫；在封装基板上设置半导体芯片，半导体芯片包含第一芯片垫、第一接合垫以及第一重分布层，其中第一接合垫比第一芯片垫靠近半导体芯片的外缘，第一重分布层连接在第一芯片垫与第一接合垫之间；以及形成复数个第一接合引线，第一接合引线以并联的方式连接在封装基板的第一连接垫与半导体芯片的第一接合垫之间。
[0015]在本揭示的一或多个实施方式中，第一芯片垫为电源垫或接地垫，其作为半导体芯片的供电介面。
[0016]在本揭示的一或多个实施方式中，半导体芯片进一步包含第二芯片垫、第二接合垫以及第二重分布层。第二重分布层连接在第二芯片垫与第二接合垫之间。第二芯片垫为数据信号垫或是指令或地址信号垫。半导体封装的制造方法进一步包含：以第二接合引线连接第二接合垫与封装基板的第二连接垫，其中第二接合引线为第二连接垫与第二接合垫之间唯一的导电路径。
[0017]在本揭示的一或多个实施方式中，第一接合引线中的一或多者的截面积大于第二接合引线的截面积。
[0018]在本揭示的一或多个实施方式中，形成第一接合引线的步骤包含：将第一引线从封装基板的第一连接垫牵引至半导体芯片的第一接合垫；以及将第二引线从第一接合垫的位置牵引至封装基板的第一连接垫，所述位置为第一接合垫与第一引线连接之处。
[0019]在本揭示的半导体封装中，半导体芯片的接合垫经由多条并联的接合引线连接至封装基板的连接垫，此配置可有效降低线路(包含接合引线以及重分布层)的感抗。
[0020]应当理解，以上的一般描述及以下的详细描述仅是范例，目的在于提供对本案所请专利技术的更进一步的解说。
附图说明
[0021]参照以下图式阅读下文中详述的实施方式，可更透彻地理解本揭示：
[0022]图1为绘示依据本揭示一实施方式的半导体封装的俯视示意图；以及
[0023]图2为绘示图1所示的半导体封装沿线段1
‑1’
的剖面示意图。
具体实施方式
[0024]以下详细介绍本揭示的实施方式，并且在图式中绘出示例性的实施方式。图式与说明书中尽可能使用相同的元件符号来代表相同或相似的元件。
[0025]请参照图1与图2。图1为绘示依据本揭示一实施方式的半导体封装100的俯视示意图。图2为绘示图1所示的半导体封装100沿线段1
‑1’
的剖面示意图。半导体封装100包含封装基板190以及堆叠设置在封装基板190上的一或多个半导体芯片。在所示的实施方式中，半导体封装100包含第一半导体芯片110以及第二半导体芯片120，第一半导体芯片110设置在封装基板190上方，第二半导体芯片120设置在第一半导体芯片110上方，并与第一半导体芯片110保持间隙G。
[0026]于一些实施方式中，半导体封装100为存储器封装，第一半导体芯片110与第二半
导体芯片120包含动态随机存取存储器(DRAM)芯片。于一些实施方式中，封装基板190为铜箔基板(copper clad laminate，CCL)。
[0027]如图1与图2所示，于一些实施方式中，半导体封装100进一步包含粘胶层130，粘胶层130设置在第一半导体芯片110与第二半导体芯片120之间。第二半导体芯片120通过粘胶层130固定在第一半导体芯片110上。于一些实施方式中，半导体封装100可包含另一粘胶层(图未示)，第一半导体芯片110可通过所述另一粘胶层固定在封装基板190上。
[0028]如图1与图2所示，第二半导体芯片120具有下表面120L以及上表面120U，上表面120U与下表面120L相对。下表面120L面对第一半导体芯片110，而上表面120U远离第一半导体芯片110。第二半导体芯片120包含多组的芯片垫122(chip pad)、接合垫124(bonding pad)以及重分布层126(redistribution layer)。芯片垫122、接合垫124以及重分布层126设置在第二半导体芯片120的上表面120U，换言之，第二半导体芯片120的上表面120U为第二半导体芯片120的主动表面(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，包含：封装基板，包含第一连接垫；第一半导体芯片，设置在该封装基板上，并包含第一芯片垫、第一接合垫以及第一重分布层，其中该第一接合垫比该第一芯片垫靠近该第一半导体芯片的外缘，该第一重分布层连接在该第一芯片垫与该第一接合垫之间；以及复数个第一接合引线，以并联的方式连接在该第一连接垫与该第一接合垫之间。2.根据权利要求1所述的半导体封装，其特征在于，该第一芯片垫为电源垫或接地垫，该电源垫或该接地垫作为该第一半导体芯片的供电介面。3.根据权利要求2所述的半导体封装，其特征在于，该第一半导体芯片进一步包含第二芯片垫，该第二芯片垫通过第二接合引线电性连接该封装基板，其中该第二芯片垫为数据信号垫或是指令或地址信号垫。4.根据权利要求3所述的半导体封装，其特征在于，该第一半导体芯片进一步包含第二接合垫以及第二重分布层，该第二重分布层连接在该第二芯片垫与该第二接合垫之间，该封装基板进一步包含第二连接垫，其中该第二接合引线连接在该第二连接垫与该第二接合垫之间，且该第二接合引线为该第二连接垫与该第二接合垫之间唯一的导电路径。5.根据权利要求3所述的半导体封装，其特征在于，该些第一接合引线中的一或多者的截面积大于该第二接合引线的截面积。6.根据权利要求1所述的半导体封装，其特征在于，该些第一接合引线包含第一引线以及第二引线，该第一引线与该第二引线各具有第一端以及第二端，其中该第一端接触该第一半导体芯片的该第一接合垫，该第二端接触该封装基板的该第一连接垫。7.根据权利要求6所述的半导体封装，其特征在于，该第一引线的该第一端接触该第二引线的该第一端。8.根据权利要求6所述的半导体封装，其特征在于，该第一引线的该第二端与该第二引线的该第二端分离。9.根据权利要求1所述的半导体封装，其特征在于，进一步包含第二半导体芯片，该第二半导体芯片设置在该第一半导体芯片上，其中该些第一接合引线延伸进入该第一半导体芯片与该第二半导体芯片之间的间隙。10.根据权利要求9所述的半导...

【专利技术属性】
技术研发人员：杨吴德，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：