一种功率器件防护芯片制造技术

本实用新型专利技术公开了一种功率器件防护芯片，包括：芯片防护层，与芯片防护层固定连接的芯片层；芯片防护层包括：基板，基板上固定连接有锡脚，基板上固定连接有屏蔽罩；芯片层包括：堆叠区，与堆叠区电连的拼接区；堆叠区与拼接区均固定连接于基板上；堆叠区与拼接区上的芯片均与锡脚电连；堆叠区包括第一芯片层，第二芯片层以及第三芯片层，第一芯片层、第二芯片层以及第三芯片层上的芯片均与锡脚电连；以此解决成本过高的问题。决成本过高的问题。决成本过高的问题。

【技术实现步骤摘要】
一种功率器件防护芯片


[0001]本技术涉及一种功率器件防护领域，尤其涉及一种功率器件防护芯片。

技术介绍

[0002]芯片是一种集成电路，由大量的晶体管构成。不同的芯片有不同的集成规模，大到几亿；小到几十、几百个晶体管。晶体管有两种状态，开和关，用1、0来表示。多个晶体管产生的多个1与0的信号，这些信号被设定成特定的功能(即指令和数据)，来表示或处理字母、数字、颜色和图形等。芯片加电以后，首先产生一个启动指令，来启动芯片，以后就不断接受新指令和数据，来完成功能。
[0003]由于硅基光电子可以拥有更强劲的性能表现，比如高速、低功耗、高功能性、高集成度等。换言之，硅基光电子可以克服单一电子、光子等技术的缺点，在集成的基础上实现“强强联合”的效果；因此现有技术中的一种功率器件防护芯片大多采用硅基芯片。
[0004]摩尔定律是芯片业最重要的定律，它预言了芯片业的进展和规模，芯片里面有数亿计的晶体管，它的结构主要是由漏极、源极和栅极构成的，漏极和源极负责电流流通，栅极就起到开关控制的作用。像芯片的纳米其实就是晶体管栅极的宽度，栅极更短，同尺寸的晶圆上就可以加入更多的晶体管。像7纳米的芯片，栅极已经达到了极限，再缩短的话就会使电子移动的距离不够，出现漏电的现象发生，由于7纳米到达了芯片的极限
[0005]但是硅基芯片随着硅基芯片上的容纳的元器件越来越多，从而使得间隔的纳米越来越小，按照物理学原理，当硅基三极管小到一定程度上，就会使得性能产生缺陷，芯片里面有数亿计的晶体管，它的结构主要是由漏极、源极和栅极构成的，漏极和源极负责电流流通，栅极就起到开关控制的作用。像芯片的纳米其实就是晶体管栅极的宽度，栅极更短，同尺寸的晶圆上就可以加入更多的晶体管。像7纳米的芯片，栅极已经达到了极限，再缩短的话就会使电子移动的距离不够，出现漏电的现象发生，由于7纳米到达了芯片的极限，苏浙设备的不断发展7纳米芯片将无法应对大型设备电压浪涌的冲击，从而使得其设备损毁。
[0006]因此，有必要对现有技术中的一种功率器件防护芯片进行改进，以解决上述问题。

技术实现思路

[0007]本技术克服了现有技术的不足，提供了一种功率器件防护芯片，旨在解决现有技术中的问题。
[0008]为达到上述目的，本技术采用的技术方案为：一种功率器件防护芯片，包括：芯片防护层，与芯片防护层固定连接的芯片层；
[0009]芯片防护层包括：基板，基板上固定连接有锡脚，基板上固定连接有屏蔽罩；
[0010]芯片层包括：堆叠区，与堆叠区电连的拼接区；堆叠区与拼接区均固定连接于基板上；堆叠区与拼接区上的芯片均与锡脚电连；
[0011]堆叠区包括第一芯片层，第二芯片层以及第三芯片层，第一芯片层、第二芯片层以及第三芯片层上的芯片均与锡脚电连。
[0012]本技术一个较佳实施例中，屏蔽罩用于屏蔽外间干扰。
[0013]本技术一个较佳实施例中，屏蔽罩使用洋白铜材质制成。
[0014]本技术一个较佳实施例中，芯片层设置于基板中间，锡脚设置于芯片层四周。
[0015]本技术一个较佳实施例中，拼接区设置有计算机芯片
[0016]本技术一个较佳实施例中，第一芯片层设置为感知芯片。
[0017]本技术一个较佳实施例中，第二芯片层设置为存储芯片和通信芯片的组合。
[0018]本技术一个较佳实施例中，第三芯片层设置为能源供给芯片。
[0019]本技术一个较佳实施例中，拼接区芯片与堆叠区芯片电连。
[0020]本技术解决了
技术介绍
中存在的缺陷，本技术具备以下有益效果：
[0021](1)本技术提供了一种功率器件防护芯片，通过堆叠区与拼接区上的芯片相互电连，从而使得在原本只可以反之一个7纳米芯片的位置可以进行芯片堆叠，以此从而使得芯片的性能提高，达到更好地防护作用。
[0022](2)本技术提供了一种功率器件防护芯片，通过芯片与芯片之间的电连达到了硅穿孔技术连接的效果，从而避免了使用硅穿孔技术，以此降低了生产成本。
附图说明
[0023]下面结合附图和实施例对本技术进一步说明；
[0024]图1是本技术的优选实施例的立体结构图；
[0025]图2是本技术的优选实施例的芯片层结构示意图；
[0026]图中：
[0027]1、芯片防护层；10、基板；11、锡脚；12、屏蔽罩；
[0028]2、芯片层；20、堆叠区；21、拼接区；22、第一芯片层；23、第二芯片层；24、第三芯片层。
具体实施方式
[0029]现在结合附图和实施例对本技术作进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本技术的基本结构，因此其仅显示与本技术有关的构成。
[0030]如图1和图2所示,一种功率器件防护芯片，包括：芯片防护层1，与芯片防护层1固定连接的芯片层2；
[0031]芯片防护层1包括：基板10，基板10上固定连接有锡脚11，基板10上固定连接有屏蔽罩12；
[0032]本技术一个较佳实施例中，屏蔽罩12用于屏蔽外间干扰,屏蔽罩12使用洋白铜材质制成。
[0033]需要说明的是，基板10和屏蔽罩12外侧涂抹有一层丙烯酸树脂，丙烯酸树脂材质是一种疏水性图层，是一种透明的多孔薄膜，而且其孔径远小于水滴的大小，但是远大于水分子的大小，其三者大小关系为：水滴的的大小大于丙烯酸树脂孔径的大小大于水分子的大小，以此特性，从而使得基板10与屏蔽罩12具备防水的效果，且还有一定的透气散热的效果。
[0034]芯片层2包括：堆叠区20，与堆叠区20电连的拼接区21；堆叠区20与拼接区21均固定连接于基板10上；堆叠区20与拼接区21上的芯片均与锡脚11电连；
[0035]堆叠区20包括第一芯片层22，第二芯片层23以及第三芯片层24，第一芯片层22、第二芯片层23以及第三芯片层24上的芯片均与锡脚11电连。
[0036]本技术一个较佳实施例中，芯片层2设置于基板10中间，锡脚11设置于芯片层2四周,拼接区21芯片与堆叠区20芯片电连。
[0037]需要说明的是，基板10四周均设置有锡脚11，堆叠区20的芯片与拼接区21的芯片上同样设置有锡脚11，拼接区21的芯片上的锡脚11与堆叠区20上的芯片的锡脚11相互电连，同时，堆叠区20的芯片与拼接区21上的芯片通过锡脚11相互电连。
[0038]本技术一个较佳实施例中，拼接区21设置有计算机芯片,第一芯片层22设置为感知芯片，第二芯片层23设置为存储芯片和通信芯片的组合，第三芯片层24设置为能源供给芯片。
[0039]需要说明的是，计算机芯片主要包括：图形处理芯片、中央处理器芯片、单片微型计算机芯片以及人工智能芯片等主要用于逻辑计算分析、信息处理或控制程序运行的的芯片；感知芯片主要包括微机电机械芯片、麦克风控制芯片以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率器件防护芯片，包括：芯片防护层，与所述芯片防护层固定连接的芯片层，其特征在于；所述芯片防护层包括：基板，所述基板上固定连接有锡脚，所述基板上固定连接有屏蔽罩；所述芯片层包括：堆叠区，与所述堆叠区电连的拼接区；所述堆叠区与所述拼接区均固定连接于基板上；所述堆叠区与所述拼接区上的芯片均与锡脚电连；所述堆叠区包括第一芯片层，第二芯片层以及第三芯片层，所述第一芯片层、所述第二芯片层以及第三芯片层上的芯片均与所述锡脚电连。2.根据权利要求1所述的一种功率器件防护芯片，其特征在于：所述屏蔽罩用于屏蔽外间干扰。3.根据权利要求1所述的一种功率器件防护芯片，其特征在于：所述屏蔽罩使用洋白铜材...

【专利技术属性】
技术研发人员：余嫚玲，
申请(专利权)人：深圳市芯歌电子科技有限公司，
类型：新型
国别省市：