半导体结构的制备方法技术

本发明专利技术涉及一种半导体结构的制备方法，包括：提供衬底；于衬底上形成第一介电层，并于第一介电层内形成沟槽；于沟槽的底部、沟槽的侧壁以及第一介电层上形成第一功函数金属材料层；第一功函数金属材料层包括悬突结构，悬突结构位于沟槽侧壁的顶部边缘；去除位于第一介电层上的部分第一功函数金属材料层，以形成保留于沟槽的底部以及沟槽的侧壁的第一功函数金属层；在去除过程中，悬突结构被同时去除。从而能够避免后续填充金属栅极时形成孔洞，从而降低了形成的半导体结构的电性以及良率的损失，从而能够提高形成的半导体结构的可靠性。从而能够提高形成的半导体结构的可靠性。从而能够提高形成的半导体结构的可靠性。

【技术实现步骤摘要】
半导体结构的制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体结构的制备方法。

技术介绍

[0002]随着半导体技术的发展，半导体器件的特征尺寸以及线宽也在不断缩小。半导体器件通常采用多晶硅作为栅极，然而，当半导体器件的特征尺寸缩小到一定程度时，栅极氧化层会变得非常薄，导致多晶硅靠近栅极氧化层处会形成一个耗尽层，从而影响半导体器件的导通性。为此，业界开始尝试用新的栅极材料，例如功函数金属等栅极金属层代替传统的多晶硅，使得半导体器件的导通性得到改善。
[0003]传统的栅极金属层的制备工艺中，通常先于沟槽底部以及侧壁形成一层功函数金属层，然后于沟槽内填充栅极金属层以形成金属栅极。然而，由于金属栅极具有较小的特征尺寸，且沟槽具有较高深宽比，以及栅极堆叠的膜层较多，导致在形成功函数金属层的过程中，容易于沟槽顶部形成悬突（Overhang）结构，从而导致后续填充栅极金属层时容易形成孔洞（void），进而影响半导体结构的电性以及良率，导致半导体结构存在可靠性较差的问题。

技术实现思路

[0004]基于此，有必要针本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成第一介电层，并于所述第一介电层内形成沟槽；于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述沟槽侧壁的顶部边缘；去除位于所述第一介电层上的部分所述第一功函数金属材料层，以形成保留于所述沟槽的底部以及所述沟槽的侧壁的第一功函数金属层；在去除过程中，所述悬突结构被同时去除。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述第一介电层内形成沟槽，包括：于所述第一介电层内形成间隔排布的第一栅极沟槽以及第二栅极沟槽。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层之前，包括：于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层；于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述沟槽侧壁的顶部边缘，包括：于所述第二功函数金属材料层的表面、所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及所述第一介电层暴露出的上表面形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述第一栅极沟槽侧壁的顶部边缘以及所述第二栅极沟槽侧壁的顶部边缘。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层，包括：于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁、所述第二栅极沟槽的底部和所述第二栅极沟槽的侧壁形成第二功函数金属材料层；于所述第一栅极沟槽内及所述第一介电层上形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形暴露出所述第二栅极沟槽内以及所述第二栅极沟槽两侧的部分区域；基于所述图形化掩膜层去除所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及位于所述第二栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料层，以保留所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料...

【专利技术属性】
技术研发人员：杨松领，游咏晞，
申请(专利权)人：合肥新晶集成电路有限公司，
类型：发明
国别省市：