【技术实现步骤摘要】
本公开涉及半导体制造，特别是涉及一种半导体结构的制备方法、半导体结构。
技术介绍
1、在互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)集成电路工艺中，应力工程至关重要。在cmos器件的沟道上施加拉应力能提高电子的迁移率，而施加压应力(compressive stress)则能提高空穴的迁移率。沟道中的空穴在应力的作用下，迁移速率会大大加快，从而增大器件的工作饱和电流(idsat)以及响应速度。
2、其中，外延锗硅层与沟道区的距离直接决定其作用于沟道区的应力大小，进而影响晶体管性能。
技术实现思路
1、基于此，有必要针对上述
技术介绍
中的问题，提供一种至少能够精准控制应力层与沟道区之间水平间距的半导体结构的制备方法、半导体结构。
2、为了解决上述技术问题及其他问题，根据一些实施例，本公开的一方面提供了一种半导体结构的制备方法，方法包括：提供衬底，衬底上包括栅极结构及位于栅极结构沿第一方向相对两侧衬底内的第一掺杂区；栅极结构包括堆叠结构及周向环绕所述堆叠结构的栅侧墙；于栅极结构的外侧壁形成覆盖部分第一掺杂区的保护侧墙；将第一掺杂区热氧化处理为牺牲氧化层；清洗去除牺牲氧化层，得到暴露出保护侧墙底面的初始凹槽；通过调整刻蚀离子的刻蚀参数刻蚀初始凹槽暴露的衬底，得到开口于栅侧墙正下方的基准凹槽；刻蚀参数包括能量、剂量及角度中至少一个；利用第四主族元素离子调整基准凹槽的开口拐角处的晶向；经由基准凹槽湿法选择
3、上述实施例中的半导体结构的制备方法，通过在栅极结构沿第一方向相对两侧衬底内形成第一掺杂区，使得在相同的氧化环境下，第一掺杂区的氧化速率明显高于衬底的氧化速率，从而在栅极结构的外侧壁形成覆盖部分第一掺杂区的保护侧墙后，将第一掺杂区热氧化处理为牺牲氧化层，然后可以酸洗清洗去除牺牲氧化层，避免在酸洗的过程中对栅极结构造成损伤，得到暴露出保护侧墙底面的初始凹槽；通过调整刻蚀离子的能量、剂量及角度中至少一个参数，刻蚀初始凹槽暴露的衬底，得到开口于栅侧墙正下方的基准凹槽；利用第四主族元素离子调整基准凹槽的开口拐角处的晶向；经由基准凹槽湿法选择性刻蚀并去除部分衬底，精准控制得到的西格玛凹槽与沟道区的水平间距，然后于西格玛凹槽内形成顶面不低于衬底顶面的应力层，实现精准地减小应力层到沟道区的水平间距，增加载流子迁移率，从而增大器件的工作饱和电流(idsat)以及响应速度。
4、在一些实施例中，衬底的晶向为<110>；利用第四主族元素离子调整基准凹槽的开口拐角处的晶向包括：利用第四主族元素离子调整基准凹槽的开口拐角处的晶向得到包括晶向<100>及晶向<111>的非单晶层，从而以该非单晶层为刻蚀停止层，精准控制得到的西格玛凹槽与沟道区的水平间距。
5、在一些实施例中，经由基准凹槽湿法选择性刻蚀并去除部分衬底，包括：基于非单晶层调整经由基准凹槽湿法选择性刻蚀衬底的刻蚀速率，控制西格玛凹槽的开口尺寸，以精准控制得到的西格玛凹槽与沟道区的水平间距。
6、在一些实施例中，选择性刻蚀工艺的刻蚀剂包括四甲基氢氧化铵溶液，在对衬底进行选择性刻蚀的过程中，避免损伤栅侧墙或保护侧墙。
7、在一些实施例中，保护侧墙的厚度为50埃-100埃。若保护侧墙的厚度过小，不利于减小后续制备的应力层与沟道区之间的水平间距；若保护侧墙的厚度过大，容易导致保护侧墙正下方的第一掺杂区氧化不完全，导致后续制备的初始凹槽的尺寸不精准，从而导致后续制备的应力层与沟道区之间的水平间距不能被精准控制。
8、在一些实施例中，栅侧墙的厚度为50埃-100埃。若栅侧墙的厚度过小，容易导致后续制备的应力层水平延伸至沟道区内而减小沟道尺寸；若栅侧墙的厚度过大，不利于减小后续制备的应力层与沟道区之间的水平间距。
9、在一些实施例中，牺牲氧化层的目标嵌入长度为60埃-150埃，目标嵌入长度为沿第一方向延伸至侧墙结构正下方的长度，栅侧墙、保护侧墙用于共同构成侧墙结构。若牺牲氧化层的目标嵌入长度过小，不利于减小后续制备的应力层与沟道区之间的水平间距；若牺牲氧化层的目标嵌入长度过大，容易导致后续制备的应力层水平延伸至沟道区内而减小沟道尺寸。
10、在一些实施例中，形成应力层之后，还包括：在栅极结构沿第一方向相对两侧的衬底内形成第二掺杂区，第二掺杂区用于形成源接触区/漏接触区。
11、在一些实施例中，堆叠结构包括沿背离衬底方向依次层叠的栅叠层、保护盖层及牺牲层；清洗去除牺牲氧化层的过程中，还包括：同期去除牺牲层。牺牲层能够避免在形成第一掺杂区的过程中注入离子对栅叠层或保护盖层造成污染或损伤；牺牲层还能够在后续清洗去除牺牲氧化层的过程中，同期被清洗去除，避免因牺牲层的引入而增加工艺流程的复杂度及成本。
12、在一些实施例中，形成保护侧墙，包括：形成介电材料层，介电材料层覆盖栅极结构的外表面以及衬底的裸露顶面；去除位于衬底顶面以及栅极结构顶面的介电材料层，保留于栅极结构侧壁的介电材料层用于构成保护侧墙。保护侧墙与栅侧墙共同保护堆叠结构，避免堆叠结构中栅导电层在热氧化处理第一掺杂区的过程中被影响或损伤。并且，通过设置保护侧墙与栅侧墙的厚度比值，能够精准减小后续制备初始凹槽与沟道区的水平间距。
13、在一些实施例中，提供衬底包括：
14、提供初始衬底；
15、于初始衬底上形成沿所述第一方向间隔排布的多个堆叠结构；
16、形成覆盖多个堆叠结构的外表面及初始衬底的裸露顶面的侧墙材料层；
17、去除位于初始衬底的裸露顶面、多个堆叠结构的顶面的侧墙材料层，保留于多个堆叠结构的侧壁的侧墙材料层用于构成栅侧墙；堆叠结构及周向环绕堆叠结构的栅侧墙用于构成栅极结构；
18、采用离子注入工艺于栅极结构沿第一方向相对两侧的初始衬底内形成第一掺杂区，以得到衬底。
19、上述实施例中的半导体结构的制备方法，通过在堆叠结构的侧壁形成周向环绕堆叠结构的栅侧墙，避免在形成第一掺杂区的过程中注入离子对堆叠结构中栅导电层造成污染或损伤；同时能够在后续制备初始凹槽的过程中，以栅侧墙为基准，避免初始凹槽水平横跨栅侧墙底面而延伸至沟道区内。
20、根据一些实施例，本公开的另一方面提供一种半导体结构，采用上述任一实施例的半导体结构的制备方法制备而成；半导体结构包括衬底及西格玛凹槽，衬底上包括目标栅结构，目标栅结构包括保护侧墙、堆叠结构及周向环绕堆叠结构的栅侧墙；保护侧墙位于栅侧墙的侧壁；西格玛凹槽开口于栅侧墙正下方且位于衬底内，应力层填满西格玛凹槽且顶面不低于衬底的顶面。
21、本公开实施例能够产生的意想不到的技术效果包括：
22、通过在栅极结构沿第一方向相对两侧衬底内形成第一掺杂区，使得在相同的氧化环境下，本文档来自技高网...
【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底的晶向为<110>；所述利用第四主族元素离子调整所述基准凹槽的开口拐角处的晶向包括：
3.如权利要求2所述的半导体结构的制备方法，其特征在于，所述经由所述基准凹槽湿法选择性刻蚀并去除部分所述衬底，包括：
4.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，所述选择性刻蚀工艺的刻蚀剂包括四甲基氢氧化铵溶液。
5.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，包括如下特征中至少一个：
6.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，形成所述应力层之后，还包括：
7.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，所述堆叠结构包括沿背离所述衬底的方向依次层叠的栅叠层、保护盖层及牺牲层；清洗去除所述牺牲氧化层的过程中，还包括：
8.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，形成所述保护侧墙，包括：p>
9.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，所述提供衬底包括：
10.一种半导体结构，其特征在于，采用权利要求1-9任一项所述的半导体结构的制备方法制备而成；所述半导体结构包括：
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底的晶向为<110>；所述利用第四主族元素离子调整所述基准凹槽的开口拐角处的晶向包括：
3.如权利要求2所述的半导体结构的制备方法，其特征在于，所述经由所述基准凹槽湿法选择性刻蚀并去除部分所述衬底，包括：
4.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，所述选择性刻蚀工艺的刻蚀剂包括四甲基氢氧化铵溶液。
5.如权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，包括如下特征中至少一个：
6.如权...
【专利技术属性】
技术研发人员：陶磊，刘文彬，
申请(专利权)人：合肥新晶集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。