一种沟槽型MOSFET的气隙隔离结构及其制造方法技术

本申请公开了一种沟槽型MOSFET的气隙隔离结构及其制造方法，制造方法包括：形成从第一掺杂类型的外延层的上表面延伸至其内部的沟槽；在沟槽内形成第二介质层，第二介质层包括覆盖沟槽顶部侧壁的第一部分以及位于第一部分下方的第二部分；在第二介质层围绕沟槽形成的空腔内形成栅极导体；保留第二介质层的第一部分，形成支撑结构，支撑结构对栅极导体进行支撑；去除第二介质层的第二部分，形成气隙，气隙将所述栅极导体与外延层进行隔离；以及形成位于外延层内部且与沟槽邻接的体区。本申请在沟槽顶部的侧壁形成支撑结构，对栅极导体进行支撑，并且在栅极导体和外延层之间形成气隙，取代传统的栅介质层，切断栅极导体的漏电通道。通道。通道。

【技术实现步骤摘要】
一种沟槽型MOSFET的气隙隔离结构及其制造方法


[0001]本申请涉及半导体
，特别涉及一种沟槽型MOSFET的气隙隔离结构及其制造方法。

技术介绍

[0002]沟槽MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）具有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。
[0003]一般的沟槽型MOSFET中，外延层中具有沟槽，位于沟槽内的栅介质层以及栅极导体，栅极导体经由栅介质层与外延层隔离。随着沟槽MOSFET的尺寸越来越小，栅介质层的厚度也是越来越薄。随着栅介质层的不断减薄，栅极导体漏电的问题逐渐变得不可忽略。

技术实现思路

[0004]鉴于上述问题，本申请的目的在于提供一种沟槽型MOSFET的气隙隔离结构及其制造方法，在沟槽顶部的侧壁形成支撑结构，对栅极导体进行支撑，并且在栅极导体和外延层之间形成气隙，取代传统的栅介质层，切断栅极导体的漏电通道。
[0005]本申请第一方面提供一种沟槽型MOSFET的气隙隔离结构的制造方法，包括：形成从第一掺杂类型的外延层的上表面延伸至其内部的沟槽；在所述沟槽内形成第二介质层，所述第二介质层包括覆盖所述沟槽顶部侧壁的第一部分以及位于所述第一部分下方的第二部分；在所述第二介质层围绕所述沟槽形成的空腔内形成栅极导体；保留所述第二介质层的第一部分，形成支撑结构，所述支撑结构对所述栅极导体进行支撑；去除所述第二介质层的第二部分，形成气隙，所述气隙将所述栅极导体与所述外延层进行隔离；以及形成位于所述外延层内部且与所述沟槽邻接的体区。
[0006]本申请第二方面提供一种沟槽型MOSFET的气隙隔离结构，其中，包括：第一掺杂类型的外延层；从所述外延层的上表面延伸至其内部的沟槽；以及支撑结构，覆盖所述沟槽顶部的侧壁；栅极导体，经由所述支撑结构附接至所述沟槽内；气隙，将所述栅极导体与所述外延层进行隔离；以及位于所述外延层内部且与所述沟槽邻接的体区。
附图说明
[0007]通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和
优点将更为清楚：图1示出了根据本申请第一实施例的沟槽型MOSFET的截面图；图2至图9示出了本申请第一实施例的沟槽型MOSFET器件的制造方法的各阶段截面图；图10示出了第二介质层的第一部分被氧化之后的图示；图11示出了第二介质层的多孔的支撑结构的图示；图12示出了本申请第二实施例的沟槽型MOSFET的截面图；图13至图21示出了本申请第二实施例的沟槽型MOSFET器件的制造方法的各阶段截面图；图22示出了本申请第三实施例的沟槽型MOSFET的截面图；图23至图34示出了本申请第三实施例的沟槽型MOSFET器件的制造方法的各阶段截面图。
具体实施方式
[0008]以下在各个附图中，相同的元件采用类似的附图标记表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
[0009]在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
[0010]如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在
……
上面”或“在
……
上面并与之邻接”的表述方式。
[0011]除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III
‑
V族半导体，如砷化镓（GaAs）、氮化镓（GaN）等，IV
‑
IV族半导体，如碳化硅（SiC）等，II
‑
VI族化合物半导体，如硫化镉（CdS）、碲化镉（CdTe）等，以及IV族半导体，如硅（Si）、锗（Ge）等。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和各种导电材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氮氧化物、硅酸盐、铝酸盐、钛酸盐。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
[0012]图1示为本申请第一实施例的沟槽型MOSFET的截面图。本申请中，第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。在半导体层中注入N型掺杂剂，例如P、As，可以形成N型半导体层。在半导体层中掺入P型掺杂剂，例如B，可以形成P型半导体层。
[0013]如图1所示，沟槽型MOSFET 100包括衬底101和位于其上的外延层111，衬底101为第一掺杂类型，于一实施例中为N型重掺杂。外延层111位于衬底101的第一表面上，外延层111相对于衬底101是轻掺杂。在衬底101的第二表面上形成漏极电极124。
[0014]沟槽型MOSFET 100包括从外延层111的上表面延伸进入其内部的沟槽112、覆盖沟槽112顶部侧壁的支撑结构117、位于沟槽112内部的栅极导体118、栅极导体118与外延层111之间的气隙116以及位于外延层111并与沟槽112相邻的体区119，其中体区119为第二掺杂类型。沟槽112从外延层111的上表面延伸至其内部，终止于外延层111中。
[0015]支撑结构117为环状结构，围绕栅极导体118；支撑结构117的外表面附接至沟槽112的侧壁，栅极导体118附接至支撑结构117的内表面。支撑结构117的顶部、栅极导体118的顶部以及外延层111的第一表面齐平。支撑结构117为多孔结构，例如为多孔的氧化硅。
[0016]气隙116形成于栅极导体118与支撑结构117下方的沟槽侧壁之间，以及栅极导体118与沟槽112的底部之间。栅极导体118经由支撑结构117悬浮于沟槽112内部，栅极导体118经由气隙116与外延层111隔离。
[0017]沟槽型MOSFET 100包括在体区119中形成的第一掺杂类型的源区121；在体区119中形成的第二掺杂类型的体接触区120；在源区121和栅极导体118上方形成的层间介质层122；在紧邻源区121处形成穿透层间介质层122以及源区121到达体接触区120的导电通道125；在层间介质层122上方形成的源极电极123，源极电极123经由导电通道125连接至体接触区120。其中，层间介质层122可以是具有一定厚度的氧化物层，例如，氧化硅。
[0018]本实施例提供的沟槽型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型MOSFET的气隙隔离结构的制造方法，包括：形成从第一掺杂类型的外延层的上表面延伸至其内部的沟槽；在所述沟槽内形成第二介质层，所述第二介质层包括覆盖所述沟槽顶部侧壁的第一部分以及位于所述第一部分下方的第二部分；在所述第二介质层围绕所述沟槽形成的空腔内形成栅极导体；保留所述第二介质层的第一部分，形成支撑结构，所述支撑结构对所述栅极导体进行支撑；去除所述第二介质层的第二部分，形成气隙，所述气隙将所述栅极导体与所述外延层进行隔离；以及形成位于所述外延层内部且与所述沟槽邻接的体区。2.根据权利要求1所述的方法，其中，形成所述气隙以及所述支撑结构的方法包括：对所述第二介质层的第一部分进行氧化；对所述第一介质层的第一部分进行刻蚀，以形成多孔的支撑结构；经由多孔的所述支撑结构对所述第二介质层的第二部分进行刻蚀，以去除所述第二介质层的第二部分，形成气隙。3.根据权利要求2所述的方法，其中，采用化学干法刻蚀对所述第二介质层的第一部分以及第二介质层的第二部分进行刻蚀。4.根据权利要求3所述的方法，其中，采用气态氯离子对所述第二介质层的第一部分以及第二介质层的第二部分进行刻蚀。5.根据权利要求1所述的方法，其中，所述第二介质层为SiGe层。6.根据权利要求1所述的方法，其中，所述支撑结构为多孔氧化硅层。7.根据权利要求1所述的方法，其中，所述支撑结构为环状结构，围绕所述栅极导体；所述支撑结构的外表面附接至所述沟槽的部分侧壁，所述栅极导体附接至所述支撑结构的内表面。8.根据权利要求7所述的方法，其中，所述支撑结构的顶部、所述栅极导体的顶部以及所述外延层的第一表面齐平。9.根据权利要求1所述的方法，其中，所述第二介质层覆盖所述沟槽的侧壁以及底部。10.根据权利要求9所述的方法，其中，所述气隙形成于所述栅极导体与所述沟槽的部分侧壁之间，以及所述栅极导体与所述沟槽的底部之间。11.根据权利要求1所述的方法，其中，形成所述第二介质层之前还包括：形成位于所述沟槽下部的第一介质层以及第一导体，所述第一介质层覆盖所述沟槽下部的内表面，将所述第一导体与所述外延层隔离；所述栅极导体位于所述沟槽的上部。12.根据权利要求11所述的方法，其中，所述第二介质层覆盖所述沟槽的侧壁以及所述第一介质层和所述第一导体的顶部。13.根据权利要求12所述的方法，其中，所述气隙形成于所述栅极导体与所述沟槽的部分侧壁之间，以及所述栅极导体与所述第一介质层和所述第一导体的顶部之间。14.根据权利要求1所述的方法，其中，所述支撑结构的介电常数大于4，所述气隙的介电常数为1。15.根据权利要求1所述的方法，其中，形成所述第二介质层之前还包括：
形成位于所述沟槽下部的第三介质层，所述第三介质层包括第三部分以及位于所述第三部分下方的第四部分；在所述第三介质层围绕所述沟槽形成的空腔内形成第一导体，所述第三介质层覆盖所述沟槽下部的内表面，将所述第一导体与所述外延层隔离；保留所述第三介质层的第三部分，形成第一支撑结构，所述第一支撑结构对所述第一导体进行支撑；去除所述第三介质层的第四部分，形成第一气隙，所述第一气隙将所述栅极导体与所述外延层进行隔离。16.根据权利要求15所述的方法，其中，形成所述第一气隙以及所述第一支撑结构的方法包括：对所述第三介质层的第三部分进行氧化；对所述第三介质层的第三部分进行刻蚀，以形成多孔的第一支撑结构；经由多孔的所述第一支撑结构对所述第三介质层的第四部分进行刻蚀，以去除所述第三介质层的第四部分，形成第一气隙。17.根据权利要求16所述的方法，其中，采用化学干法刻蚀对所述第三介质层的第三部分以及第三介质层的第四部分进行刻蚀。18.根据权利要求17所述的方法，其中，采用气态氯离子对所述第三介质层的第三部分以及第三介质层的第四部分进行刻蚀。19.根据权利要求15所述的方法，其中，所述第三介质层为SiGe层。20.根据权利要求15所述的方法，其中，所述第一支撑结构为多孔氧...

【专利技术属性】
技术研发人员：王振翰，
申请(专利权)人：杭州芯迈半导体技术有限公司，
类型：发明
国别省市：