一种用于改善UDSGT产品IGSS漏电问题的工艺方法技术

本申请公开了一种用于改善UDSGT产品IGSS漏电问题的工艺方法，涉及半导体制造领域。该方法包括：S101：提供一半导体衬底，所述半导体衬底中形成有深沟槽，所述深沟槽的内壁形成有场氧化层，所述深沟槽内沉积有栅多晶硅；S102：一次刻蚀所述场氧化层，以露出所述栅多晶硅的顶部；S103：刻蚀露出的所述栅多晶硅的顶部；S104：采用部分湿法蚀刻工艺二次刻蚀所述场氧化层，以露出剩余的所述栅多晶硅的端头；S105：在所述半导体衬底上除所述深沟槽外的区域涂覆光刻胶；S106：刻蚀所述栅多晶硅，以去除所述栅多晶硅露出的端头；S107：去除所述光刻胶。通过上述工艺，改善了UDSGT产品的IGSS漏电问题。改善了UDSGT产品的IGSS漏电问题。改善了UDSGT产品的IGSS漏电问题。

【技术实现步骤摘要】
一种用于改善UDSGT产品IGSS漏电问题的工艺方法


[0001]本申请涉及半导体制造领域，具体涉及一种用于改善UDSGT产品IGSS漏电问题的工艺方法。

技术介绍

[0002]随着手机快充、电动汽车、无刷电机和锂电池的兴起，SGT(Shielded Gate Transistor,屏蔽栅沟槽)MOSFET作为中压MOSFET的代表，被作为开关器件广泛应用于电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。
[0003]目前市场上常见的SGT MOSFET主要有左右结构的LRSGT MOSFET和上下结构的UDSGT MOSFET。其中，UDSGT MOSFET主要适用于低压领域。
[0004]在FAB7 UDSGT生产工艺中，随着单元增大和多晶硅刻蚀，在栅间氧化层IPO形成后，屏蔽栅的顶端较尖，栅间氧化层较薄，导致在屏蔽栅的顶端形成了薄弱点，随着在线工艺的波动，存在着IGSS(栅极驱动漏电流)漏电风险。

技术实现思路

[0005]为了解决相关技术中的问题，本申请提供了一种用于改善UDSGT产品IGSS漏电问题的工艺方法。该技术方案如下：
[0006]一种用于改善UDSGT产品IGSS漏电问题的工艺方法，所述方法包括：
[0007]S101：提供一半导体衬底，所述半导体衬底中形成有深沟槽，所述深沟槽的内壁形成有场氧化层，所述深沟槽内沉积有栅多晶硅；
[0008]S102：一次刻蚀所述场氧化层，以露出所述栅多晶硅的顶部；
[0009]S103：刻蚀露出的所述栅多晶硅的顶部；
[0010]S104：二次刻蚀所述场氧化层，以露出剩余的所述栅多晶硅的端头；
[0011]S105：在所述半导体衬底上除所述深沟槽外的区域涂覆光刻胶；
[0012]S106：刻蚀所述栅多晶硅，以去除所述栅多晶硅露出的端头；
[0013]S107：去除所述光刻胶。
[0014]可选的，在所述S106之后，还包括：
[0015]采用热氧生长工艺，在所述栅多晶硅顶部形成栅间氧化层；
[0016]在所述深沟槽剩余区域沉积源多晶硅层，所述源多晶硅层形成于栅间氧化层和场氧化层的顶部。
[0017]可选的，所述场氧化层为二氧化硅层。
[0018]可选的，在所述S102中，采用湿法刻蚀工艺刻蚀一次所述场氧化层
[0019]可选的，在所述S103中，采用干法刻蚀工艺刻蚀露出的所述栅多晶硅的顶部。
[0020]可选的，在所述S104中，采用部分湿法蚀刻工艺二次刻蚀所述场氧化层。
[0021]可选的，在所述S106中，采用干法刻蚀工艺刻蚀所述栅多晶硅，以去除所述栅多晶硅露出的端头。
[0022]本申请技术方案，至少包括如下优点：
[0023]1.通过在一次刻蚀之后，增加一步利用部分湿法蚀刻工艺刻蚀场氧化层的步骤，使得栅多晶硅的端头，即薄弱位置得以露出，使得在后续刻蚀栅多晶硅的过程中，与栅多晶硅的接触面积得到增大。通过更大的接触面积以及场氧化层侧壁溅射，能够有效消除栅多晶硅端头的尖角，在后续栅间氧化层IPO形成时，拥有更好的栅间氧化层IPO的均匀性，从而改善了IGSS漏电问题。
附图说明
[0024]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本申请一实施例提供的一种去除焊盘缺陷的方法的流程图；
[0026]图2
‑
8是本申请实施例提供的一种用于改善UDSGT产品IGSS漏电问题的工艺方法的实施示意图。
[0027]附图标记说明：1、半导体衬底；11、深沟槽；2场氧化层；3、栅多晶硅；4、栅间氧化层；5、源多晶硅层。
具体实施方式
[0028]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0029]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0030]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0031]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0032]请参考图1，其示出了本申请一实施例提供的一种用于改善UDSGT产品IGSS漏电问题的工艺方法，该方法至少包括如下步骤：
[0033]S101：提供一半导体衬底，半导体衬底中形成有深沟槽，深沟槽的内壁形成有场氧化层，深沟槽内沉积有栅多晶硅。
[0034]示例性的，如图2所示，首先提供一半导体衬底1，例如硅衬底，半导体衬底1中形成有若干深沟槽11(附图中以其中一个深沟槽11为例)，深沟槽11内形成有场氧化层2，且场氧化层2覆盖深沟槽11的底壁和侧壁，深沟槽11内沉积有栅多晶硅3。上述结构可由现有技术制得，因此具体的形成过程不再赘述。
[0035]可选的，在一些实施例中，上述中的场氧化层2可以是二氧化硅层。
[0036]S102：一次刻蚀场氧化层，以露出栅多晶硅的顶部。
[0037]示例性的，对场氧化层2的上部进行一次刻蚀，从而露出栅多晶硅3的顶部。一次刻蚀的结果可以如图3所示。
[0038]可选的，在一些实施例中，可由采用湿法刻蚀工艺对场氧化层2进行一次刻蚀。
[0039]S103：刻蚀露出的栅多晶硅的顶部。
[0040]示例性的，参照图4，刻蚀露出的栅多晶硅3的顶部，使得栅多晶硅3不再高于周围的场氧化层2。
[0041]可选的，在一些实施例中，可由采用干法刻蚀工艺刻蚀露出的栅多晶硅3的顶部。
[0042]S104：采用部分湿法蚀刻工艺二次刻蚀场氧化层，以露出剩余的栅多晶硅的端头。
[0043]示例性的，在上述S103执行完成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于改善UDSGT产品IGSS漏电问题的工艺方法，其特征在于，所述方法包括：S101：提供一半导体衬底，所述半导体衬底中形成有深沟槽，所述深沟槽的内壁形成有场氧化层，所述深沟槽内沉积有栅多晶硅；S102：一次刻蚀所述场氧化层，以露出所述栅多晶硅的顶部；S103：刻蚀露出的所述栅多晶硅的顶部；S104：采用部分湿法蚀刻工艺二次刻蚀所述场氧化层，以露出剩余的所述栅多晶硅的端头；S105：在所述半导体衬底上除所述深沟槽外的区域涂覆光刻胶；S106：刻蚀所述栅多晶硅，以去除所述栅多晶硅露出的端头；S107：去除所述光刻胶。2.根据权利要求1所述的方法，其特征在于，在...

【专利技术属性】
技术研发人员：钱佳成，张蕾，刘秀勇，马栋，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：