伪栅加工工艺制造技术

本发明专利技术提供了一种伪栅加工工艺，包括研磨原始伪栅的介质层以及刻蚀伪栅极。所述伪栅加工工艺通过研磨所述介质层直至所述伪栅极露出后，刻蚀所述伪栅极直至所述伪栅极的高度达到预设高度后，再循环N次刻蚀所述伪栅极，并控制每次刻蚀结束后所述伪栅极的高度降低目标深度，N为大于1的正整数，提高了伪栅刻蚀的可控性，有助于改善刻蚀不完全或者过刻蚀的情况，有利于确保晶体管器件的良好电学性能和运行可靠性。行可靠性。行可靠性。

【技术实现步骤摘要】
伪栅加工工艺


[0001]本专利技术涉及半导体制造
，尤其涉及伪栅加工工艺。

技术介绍

[0002]随着工艺节点的不断缩小，栅极结构需要采用高介电常数金属栅。由于金属栅不耐高温，现有技术通常采用后栅极工艺形成金属栅。在后栅工艺中，需要先在栅极区域形成非晶硅栅，在高温退火之后将非晶硅除去，再向其中填入金属，形成金属栅。随着器件尺寸逐渐缩小，栅极对应的沟槽尺寸也会同样缩小。
[0003]然而，在非晶硅刻蚀使用的NF3、Cl2和HBr等刻蚀气体的刻蚀速率较快，选择比较低，刻蚀过程较难控制，常会出现刻蚀不完全或者过刻蚀的情况；湿法刻蚀液颗粒较大，难以到达栅极沟槽底部角落清除非晶硅残留。这些问题会影响后续金属栅填充不充分，从而导致晶体管器件电学性能和可靠性都降低。
[0004]因此，有必要开发新型的伪栅加工工艺以解决现有技术中存在的上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种伪栅加工工艺，以提高伪栅刻蚀的可控性，改善刻蚀不完全或者过刻蚀的情况，有利于确保晶体管器件的良好电学性能和运行可靠性。
[0006]为实现上述目的，本专利技术的伪栅加工工艺包括：
[0007]S0：提供原始伪栅，所述原始伪栅包括伪栅极、覆盖所述伪栅极相对两侧壁的保护层，以及覆盖所述伪栅极露出表面和所述保护层露出表面的介质层；
[0008]S1：研磨所述介质层直至所述伪栅极露出；
[0009]S2：刻蚀所述伪栅极直至所述伪栅极的高度达到预设高度；
[0010]S3：循环N次刻蚀剩余所述伪栅极，并控制每次刻蚀结束后所述伪栅极的高度降低目标深度，N为大于1的正整数。
[0011]本专利技术所述伪栅加工工艺的有益效果在于：研磨所述介质层直至所述伪栅极露出后，刻蚀所述伪栅极直至所述伪栅极的高度达到预设高度后，再循环N次刻蚀所述伪栅极，并控制每次刻蚀结束后所述伪栅极的高度降低目标深度，N为大于1的正整数，提高了伪栅刻蚀的可控性，有助于改善刻蚀不完全或者过刻蚀的情况，有利于确保晶体管器件的良好电学性能和运行可靠性。
[0012]优选的，所述步骤S2中，所述预设高度为100
‑
180埃米。
[0013]优选的，所述步骤S3中，所述目标深度为8
‑
12埃米。
[0014]进一步优选的，所述步骤S3中，循环N次刻蚀所述伪栅极的步骤包括：
[0015]S31：控制所述伪栅极所在环境温度达到120
‑
150摄氏度的改性温度，并向所述伪栅吹扫改性气体使所述伪栅极形成厚度为所述目标深度的改性层；
[0016]S32：控制所述伪栅极所在环境温度达到160
‑
180摄氏度的蚀刻温度并排出剩余所述改性气体，然后向所述伪栅吹扫蚀刻气体以去除所述改性层。
[0017]进一步优选的，所述步骤S32还包括，控制所述伪栅极所在环境的压力为20
‑
25毫托。
[0018]进一步优选的，所述伪栅极为多晶硅栅极，所述改性气体为卤素气体，所述蚀刻气体为氩气。
[0019]优选的，所述步骤S3执行完毕后，刻蚀去除剩余所述伪栅极。
[0020]进一步优选的，所述原始伪栅还包括栅介质层，所述伪栅极覆盖所述栅介质层的顶面，所述保护层还覆盖所述栅介质层的相对两侧壁，刻蚀去除剩余所述伪栅极的步骤包括：湿法刻蚀去除剩余所述伪栅极并使所述栅介质层顶面露出。
[0021]进一步优选的，所述栅介质层为高介电常数介质层。
[0022]优选的，所述步骤S1中，执行研磨所述介质层直至所述伪栅极露出的步骤后，再干法刻蚀部分所述保护层和部分所述介质层以调整位于所述伪栅极相对两侧壁的保护层的高度。
[0023]进一步优选的，所述原始伪栅还包括靠近所述伪栅极底部设置的硅锗区，所述保护层还覆盖所述硅锗区的露出表面，所述步骤S1中，刻蚀部分所述保护层的步骤包括：干法刻蚀部分所述保护层使得到的覆盖所述伪栅极的部分相对两侧壁的保护层顶面不低于覆盖所述硅锗区顶面的保护层顶面。
附图说明
[0024]图1为本专利技术实施例的设置有第一种待加工伪栅的衬底结构示意图；
[0025]图2为本专利技术实施例的伪栅加工工艺流程图；
[0026]图3为在图1所示结构基础上研磨去除部分介质层后所得结构示意图；
[0027]图4为在图3结构基础上刻蚀部分介质层和部分保护层后所得结构示意图；
[0028]图5为在图3所示结构基础上刻蚀部分伪栅极后所得结构示意图；
[0029]图6为在图5所示结构基础上经循环刻蚀去除部分伪栅极后所得结构示意图；
[0030]图7为在图6所示结构基础上经刻蚀去除剩余伪栅极后所得结构示意图；
[0031]图8为本专利技术实施例的设置有第二种待加工伪栅的衬底结构示意图；
[0032]图9为在图8所示结构基础上经研磨去除部分介质层、刻蚀部分伪栅极以及循环刻蚀去除部分伪栅极后所得结构示意图；
[0033]图10为在图9所示结构基础上经刻蚀去除剩余伪栅极后所得结构示意图；
[0034]图11为本专利技术实施例的设置有第三种待加工伪栅的衬底结构示意图；
[0035]图12为在图11所示结构基础上以硅锗层顶面所覆盖的保护层为停止层进行刻蚀后所得结构示意图。
具体实施方式
[0036]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中
使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0037]本专利技术实施例提供了一种伪栅加工工艺，以提高伪栅刻蚀的可控性，改善刻蚀不完全或者过刻蚀的情况，有利于确保晶体管器件的良好电学性能和运行可靠性。
[0038]一些实施例中，参照图1，原始伪栅2设置于衬底1，并包括伪栅极21、覆盖所述伪栅极相对两侧壁的保护层22，以及覆盖所述伪栅极21露出表面和所述保护层22露出表面的介质层3。所述保护层22还覆盖了所述衬底1的露出表面。
[0039]一些实施例中，所述衬底1为硅衬底。
[0040]一些实施例中，所述衬底1为SOI衬底，所述原始伪栅2设置于所述SOI衬底的顶硅层。具体的，所述顶硅层为全耗尽结构。
[0041]一些实施例中，所述伪栅极21为多晶硅栅极。
[0042]一些实施例中，所述保护层22的组成材料为氮化硅或碳化硅。
[0043]一些实施例中，所述介质层3的组成材料为氧化硅。
[0044]参照图2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种伪栅加工工艺，其特征在于，包括：S0：提供原始伪栅，所述原始伪栅包括伪栅极、覆盖所述伪栅极相对两侧壁的保护层，以及覆盖所述伪栅极露出表面和所述保护层露出表面的介质层；S1：研磨所述介质层直至所述伪栅极露出；S2：刻蚀所述伪栅极直至所述伪栅极的高度达到预设高度；S3：循环N次刻蚀剩余所述伪栅极，并控制每次刻蚀结束后所述伪栅极的高度降低目标深度，N为大于1的正整数。2.根据权利要求1所述的伪栅加工工艺，其特征在于，所述步骤S2中，所述预设高度为100
‑
180埃米。3.根据权利要求1所述的伪栅加工工艺，其特征在于，所述步骤S3中，所述目标深度为8
‑
12埃米。4.根据权利要求3所述的伪栅加工工艺，其特征在于，所述步骤S3中，循环N次刻蚀所述伪栅极的步骤包括：S31：控制所述伪栅极所在环境温度达到120
‑
150摄氏度的改性温度，并向所述伪栅吹扫改性气体使所述伪栅极形成厚度为所述目标深度的改性层；S32：控制所述伪栅极所在环境温度达到160
‑
180摄氏度的蚀刻温度并排出剩余所述改性气体，然后向所述伪栅吹扫蚀刻气体以去除所述改性层。5.根据权利要求4所述的伪栅加工工艺，其特征...

【专利技术属性】
技术研发人员：何梦婷，戴秋贇，马欣欣，
申请(专利权)人：上海集成电路装备材料产业创新中心有限公司，
类型：发明
国别省市：