【技术实现步骤摘要】
本专利技术涉及薄型电子电路，该电路提供了电阻、电容、互连电路和可选电感，并涉及此类结构的制作方法。人们一直热衷于印刷电路的小型化。在使用的多数印刷电路中，电路轨迹通过传统方法，特别是光致抗蚀技术印刷。如电容和电阻这类附件通常作为分立元件提供，并由人工或机器人焊接在印刷电路上。这些元件占据印刷电路板上的“不动产”，并且将其安装在电路板上是困难的或昂贵的。因此，希望通过形成电路工艺实现这样的结构，其中的元件如电阻和/或电容沿电路轨迹安排。这样结构的例子可以在美国专利号5079069,5155655,5161086,5261153,5347258和5466892中找到，它们的每个阐述在这里可作为参考。典型地，许多这样的结构与绝缘材料叠层在一起，形成多层印刷电路板。本专利技术关于形成薄型电路叠层结构的方法，该结构提供有电阻、电容和包括电路轨迹及任选电感的导电元件，并且关于由其形成的薄型电路化叠层结构。根据本专利技术采用的方法，提供有第一导电金属箔，其上被叠层上有可嵌入绝缘材料层，和第二导电金属箔，其上的一侧覆盖有电阻材料层，第二层金属箔上的电阻材料层具有的厚度小于第...
【技术保护点】
一种形成包括电路轨迹、集总电阻和集总电容的电子电路的方法，该方法包括： 提供第一叠层结构，该结构包括第一导电金属箔和一层被叠层其上的可嵌入的绝缘材料； 提供第二叠层结构，该结构包括其一侧具有一层电阻材料的第二导电金属箔，所述电阻材料层具有比所述可嵌入绝缘材料层薄的厚度； 将所述电阻材料层电路化，在第二金属箔上制造离散的电阻材料块； 叠层所述第一和第二结构，使所述电阻材料块嵌入到所述可嵌入绝缘材料层中； 将所述金属箔中的一个或另一个电路化，来形成电容极板、电路轨迹、可选电感绕组，和在第二金属箔的电阻连接情况下； 将电路化的金属箔嵌入叠层绝缘...
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。