多层印制线路板和制造多层印制线路板的方法技术

多层印制线路板１包括一对内层基片６，７，一对配置在ＣＰＵ模块２和存储器模块３，３之间的数据传输线路图案４，５，存储器模块用作主存储器，包括一对半固化层１０，１１。绝缘层６，７，１０，１１表现出在１ＧＨｚ时相对于相对介电常数之预定值有在相对介电常数中不大于±４％的变化和在相对于正态分布的标准偏差σ在３σ条件下对该高度的预定值有不大于±１５％的变化，数据传输线路图案４，５表现出相对于该宽度预定值有不大于±５％的变化和在相对于标准偏差σ在３σ条件下对该高度的预定值有不大于±３０％的变化。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及提供有数据传输线路图案的多层印制线路板，其布置在CPU模块和存储器模块之间并且适合于高速数据传输，还涉及制造这种多层印制线路板的方法。诸如家庭用游戏机和移动电话设备的电子装置通常包括配置在其箱内的印制线路板，并且CPU(中央处理单元)模块和主存储器模块与其它模块一起安装于此。通过布置在印制线路板上的数据传输线路图案，CPU模块和存储器模块相互连接。同时，印制线路板的数据传输线路图案不得不以这种方式进行设计，即线路图案的阻抗表现出对应于安装在印制线路板上的CPU模块和存储器模块所特有阻抗之值，使得CPU和存储器可以在稳定的基础上可靠地工作。为了实现在CPU模块和存储器模块之间的高速数据传输，由于数据传输线路图案表现出高速传输频率的事实，为了节省能量，对于数据传输线路图案不得不选择低的特征阻抗，并且数据传输线路图案所选择的特征阻抗要进行严格地控制，以使其表现出设计值。由于上述情况，因此本专利技术的一个目的是提供一种新颖的多层印制线路板，其能够容易地控制线路图案的特征阻抗，以及还提供一种制造这种多层印制线路板的方法。本专利技术的另一个目的是提供一种新颖的多层印制线路板，本文档来自技高网...

【技术保护点】
一种条状线型的多层印制线路板，包括：内层基片；数据传输线路图案，其适合于在ＣＰＵ模块和所述ＣＰＵ模块的主存储器模块之间的数据传输，该ＣＰＵ模块配置在所述内层基片之至少一个表面上；和绝缘基片，其配置在所述数据传输线路图案上；分 别配置在所述数据传输线路图案之相对表面上的绝缘层，其对于１ＧＨｚ测量频率具有在预定值之±４％范围内的相对介电常数和对于正态分布的标准偏差σ在３σ条件下具有在预定值之±１５％范围内的高度；所述数据传输线路图案具有在预定值之±５％范围内的宽 度和对于正态分布的标准偏差σ在３σ条件下具有在预定值之±３０％范围内的高度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：久原健二，毛利彰成，伊藤隆夫，堀江昭二，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]