半导体器件制造技术

本公开提供了一种半导体器件，包括半导体层，具有相对的第一表面与第二表面，半导体层包括第一掺杂区、第一阱区、第二阱区、第一源区以及第一漏区，第一阱区与第二阱区分别位于第一掺杂区的相对两侧，第一源区位于第一阱区中并暴露于第一表面，第一漏区位于第二阱区中并暴露于第二表面；呈柱状的栅极结构，沿第一表面至第二表面的方向依次贯穿第一阱区、第一掺杂区、第二阱区，栅极结构分别与第一源区、第一漏区邻接，第一阱区和第二阱区的掺杂类型为第一掺杂类型，第一掺杂区、第一源区、第一漏区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。该半导体器件在具有低电容和低栅沟道导通电阻的同时还能提高导通速度并降低开关损耗。低开关损耗。低开关损耗。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件制造领域，更具体地，涉及一种半导体器件。

技术介绍

[0002]常用的功率半导体器件主要包括：平面栅型垂直双扩散金属氧化物半导体场效应晶体管(vertical double
‑
diffused metal oxide semiconductor field effect transistor，VDMOS)器件、槽栅型VDMOS器件、分裂栅型VDMOS器件以及超结MOS器件。
[0003]平面栅型VDMOS存在结型场效应晶体管(Junction Field
‑
Effect Transistor，JFET)区域，拥有JFET颈区电阻，会使沟道电阻所占比例明显增大。槽栅型VDMOS虽然可以消除平面栅型VDMOS中存在的JFET区域，增大器件的沟道密度，降低器件的比导通电阻，但槽栅型VDMOS具有很大的栅漏交叠电容，影响了器件的电学性能。因此，为了降低槽栅型VDMOS的栅漏电容、改善其电学性能，分裂栅型VDMOS结构被提出。超结MOS器件虽然具有导通速度快和开关损耗本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体层，具有相对的第一表面与第二表面，所述半导体层包括第一掺杂区、第一阱区、第二阱区、第一源区以及第一漏区，所述第一阱区与所述第二阱区分别位于所述第一掺杂区的相对两侧，所述第一源区位于所述第一阱区中并暴露于所述第一表面，所述第一漏区位于所述第二阱区中并暴露于所述第二表面；以及呈柱状的栅极结构，沿所述第一表面至所述第二表面的方向依次贯穿所述第一阱区、所述第一掺杂区以及所述第二阱区，所述栅极结构分别与所述第一源区、所述第一漏区邻接，其中，所述第一阱区和所述第二阱区的掺杂类型为第一掺杂类型，所述第一掺杂区、所述第一源区以及所述第一漏区的掺杂类型为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。2.根据权利要求1所述的半导体器件，其中，所述栅极结构包括栅极导体与栅介质层，所述栅介质层位于所述栅极导体与所述半导体层之间，其中，沿所述第一表面至所述第二表面的方向，所述栅极导体的截面形状呈I型或者T型。3.根据权利要求1所述的半导体器件，其中，所述第一源区包括：第一源极轻掺杂区，位于所述第一阱区中并暴露于所述第一表面，部分与所述栅极结构的相邻处被所述栅极结构覆盖；以及第一源极重掺杂区，位于所述第一源极轻掺杂区中并暴露于所述第一表面，与所述栅极结构分隔，其中，所述第一源极轻掺杂区的掺杂浓度小于所述第一源极重掺杂区的掺杂浓度。4.根据权利要求1所述的半导体器件，其中，所述第一漏区包括：第一漏极轻掺杂区，位于所述第二阱区中并暴露于所述第二表面，部分与所述栅极结构的相邻处被所述栅极结构覆盖；以及第一漏极重掺杂区，位于所述第一漏极轻掺杂区中并暴露于所述第二表面，与所述栅极结构分隔，其中，所述第一漏极轻掺杂区的掺杂浓度小于所述第一漏极重掺杂区的掺杂浓度。5.根据权利要求1所述的半导体器件，其中，所述半导体层还包括：第二掺杂区，位于所述第一阱区中并暴露于所述第一表面，与所述第一源区远离所述栅极结构的一侧相连；以及第三掺杂区，位于所述第二阱区中并暴露于所述第二表面，与所述第一漏区远离所述栅极结构的一侧相连，其中，所述第二掺杂区与所述第三掺杂区的掺杂类型为第一掺杂类型。6.根据权利要求1
‑
5任一项所述的半导体器件，其中，所述半导体层...

【专利技术属性】
技术研发人员：唐晓琦，刘伟，王羽，高杰，孙梦，金明，王志勇，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：