具有支持增强的载流子迁移率的受压有源区的半导体器件制造技术

一种半导体器件，包括衬底、衬底上的第一绝缘层、在第一绝缘层上的间隔开的位置处的源极图案和漏极图案、以及具有诸如过渡金属二硫属化物之类的过渡金属的沟道层。沟道层在第一绝缘层上并在源极图案和漏极图案之间延伸。还设置第二绝缘层，该第二绝缘层在沟道层上延伸，并且具有比第一绝缘层的厚度小的厚度。设置栅极结构，该栅极结构在第二绝缘层上延伸，并与沟道层相对。沟道层可以包括MoS2、WS2、MoSe2、WSe2、MoSe2、WTe2和ZrSe2中的至少一种。中的至少一种。中的至少一种。

【技术实现步骤摘要】
具有支持增强的载流子迁移率的受压有源区的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2021年10月15日递交的韩国专利申请No.10
‑
2021
‑
0137382的优先权，将其公开通过引用合并在此。


[0003]本专利技术构思涉及利用压应力和拉应力来增强器件性能的半导体器件。

技术介绍

[0004]为了改善半导体器件的性能，正在进行研究以增加电荷载流子的迁移率和/或降低源极/漏极区的电阻。此外，为了克服响应于半导体器件的尺寸减小而导致的半导体器件的电特性的限制(例如，短沟道效应等)，随着半导体芯片的集成度增加，正在努力开发具有三维有源区的半导体器件(例如FinFET)。

技术实现思路

[0005]本专利技术构思的一方面旨在提供具有改善的电特性的半导体器件。
[0006]根据本专利技术构思的实施例，一种半导体器件包括：(i)衬底；(ii)第一绝缘层，在衬底上延伸；(iii)源极图案和漏极图案，布置在第一绝缘层上并且彼此间隔开；(iv)包括过渡金属的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；第一绝缘层，在所述衬底上延伸；源极图案和漏极图案，在所述第一绝缘层上的间隔开的位置处；沟道层，其中具有过渡金属，所述沟道层在所述第一绝缘层上并在所述源极图案和所述漏极图案之间延伸；第二绝缘层，在所述沟道层上延伸，并且具有比所述第一绝缘层的厚度小的厚度；以及栅极结构，在所述第二绝缘层上延伸，并与所述沟道层相对。2.根据权利要求1所述的半导体器件，其中，所述沟道层包括过渡金属二硫属化物。3.根据权利要求1所述的半导体器件，其中，所述沟道层包括M
o
S2、WS2、MoSe2、WSe2、MoSe2、WTe2和ZrSe2中的至少一种，并且具有不超过三个原子层的厚度。4.根据权利要求1所述的半导体器件，其中，所述第一绝缘层的厚度比所述第二绝缘层的厚度厚3埃至30埃。5.根据权利要求1所述的半导体器件，其中，所述第一绝缘层和所述第二绝缘层包括六方氮化硼h
‑
BN。6.根据权利要求1所述的半导体器件，其中，所述第一绝缘层包括六方氮化硼h
‑
BN，并且所述第二绝缘层包括氧化硅、氮化硅和氮氧化硅中的至少一种。7.根据权利要求1所述的半导体器件，其中，所述源极图案与所述沟道层的第一侧表面和所述沟道层的上表面的第一部分接触；并且其中，所述漏极图案与所述沟道层的第二侧表面和所述沟道层的上表面的第二部分接触。8.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的至少一部分设置在所述源极图案和所述漏极图案之间。9.根据权利要求1所述的半导体器件，其中，所述源极图案和所述漏极图案包括金属材料。10.根据权利要求9所述的半导体器件，其中，所述源极图案和所述漏极图案分别包括金Au、铜Cu、镍Ni、银Ag、铝Al、钼Mo、铬Cr、钽Ta、钛Ti和钨W中的至少一种。11.根据权利要求1所述的半导体器件，其中，所述栅极结构包括：栅极介电层，在所述第二绝缘层上延伸；栅电极层，在所述栅极介电层上延伸；以及栅极间隔物层，至少在所述栅电极层的侧表面上延伸。12.根据权利要求11所述的半导体器件，其中，所述栅极介电层包括氧化铪HfOx、氧化铪铝HfAlOx、氧化铪硅HfSiOx、氧化铪锆HfZrOx、氧化铪钇HfYOx和氧化铪钆HfGdOx中的至少一种。13....

【专利技术属性】
技术研发人员：宋宇彬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：