碳化硅半导体装置制造方法及图纸

碳化硅半导体装置(100)具备碳化硅基板(10)，所述碳化硅基板(10)具有第一主面(1)和与第一主面相对的第二主面(2)，在从垂直于第一主面的方向俯视观察时，碳化硅基板具有：元件区域(120)，包含多个晶体管(21)；以及终端区域(110)，包围元件区域，包含第一肖特基势垒二极管(22)，碳化硅基板具有：第一半导体区域(11)，构成第二主面，具有第一导电型；第一面(11C)，位于第一主面与第二主面之间；以及第二半导体区域(16)，设置在第一面上，具有与第一导电型不同的第二导电型，第二半导体区域具有设置在终端区域上并形成有第一开口(150X)的第一埋入区域(150)，第一肖特基势垒二极管具有第一肖特基电极(111)，所述第一肖特基电极(111)设置在第一主面上，在从垂直于第一主面的方向俯视观察时，与第一开口重叠。与第一开口重叠。与第一开口重叠。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置


[0001]本公开涉及一种碳化硅半导体装置。
[0002]本申请主张基于2020年11月10日申请的日本申请第2020
‑
187492号的优先权，并援引所述日本申请中记载的全部记载内容。

技术介绍

[0003]作为碳化硅半导体装置之一，公开了一种在元件区域设置有晶体管、在保护环区域设置有肖特基势垒二极管的碳化硅半导体装置(例如，专利文献1)。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2014
‑
170778号公报

技术实现思路

[0007]本公开的碳化硅半导体装置具备碳化硅基板，所述碳化硅基板具有第一主面和与所述第一主面相对的第二主面，在从垂直于所述第一主面的方向俯视观察时，所述碳化硅基板具有：元件区域，包含多个晶体管；以及终端区域，包围所述元件区域，包含第一肖特基势垒二极管，所述碳化硅基板具有：第一半导体区域，构成所述第二主面，具有第一导电型；第一面，位于所述第一主面与所述第二主面之间；以及第二半导体区域，设置在所述第一面上，具有与所述第一导电型不同的第二导电型，所述第二半导体区域具有设置在所述终端区域上并形成有第一开口的第一埋入区域，所述第一肖特基势垒二极管具有第一肖特基电极，所述第一肖特基电极设置在所述第一主面上，在从垂直于所述第一主面的方向俯视观察时，与所述第一开口重叠。
附图说明
[0008]图1是表示实施方式所涉及的MOSFET的布局的概要的图。r/>[0009]图2是放大表示图1中的区域A的图。
[0010]图3是放大表示图1中的区域B的图。
[0011]图4是表示实施方式所涉及的碳化硅半导体装置的结构的剖视图(其1)。
[0012]图5是表示实施方式所涉及的碳化硅半导体装置的结构的剖视图(其2)。
[0013]图6是表示实施方式所涉及的碳化硅半导体装置的结构的剖视图(其3)。
[0014]图7是表示实施方式所涉及的碳化硅半导体装置的结构的剖视图(其4)。
[0015]图8是表示元件区域内的第一面的结构的图。
[0016]图9是表示终端区域内的第一面的结构的图。
[0017]图10是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其1)。
[0018]图11是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其2)。
[0019]图12是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其3)。
[0020]图13是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其4)。
[0021]图14是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其5)。
[0022]图15是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其6)。
[0023]图16是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其7)。
[0024]图17是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其8)。
[0025]图18是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其9)。
[0026]图19是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其10)。
[0027]图20是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其11)。
[0028]图21是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其12)。
[0029]图22是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其13)。
[0030]图23是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其14)。
[0031]图24是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其15)。
[0032]图25是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其16)。
[0033]图26是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其17)。
[0034]图27是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其18)。
[0035]图28是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其19)。
[0036]图29是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其20)。
[0037]图30是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其21)。
[0038]图31是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其22)。
[0039]图32是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其23)。
[0040]图33是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其24)。
[0041]图34是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其25)。
[0042]图35是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其26)。
[0043]图36是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其27)。
[0044]图37是表示实施方式所涉及的碳化硅半导体装置的制造方法的剖视图(其28)。
[0045]图38是表示包含感测结构的碳化硅半导体装置的例子的剖视图。
[0046]图39是表示包含感测结构的碳化硅半导体装置的另一例的剖视图。
具体实施方式
[0047][本公开所要解决的技术问题][0048]在现有的碳化硅半导体装置中，在肖特基势垒二极管工作之前，包含寄生于碳化硅半导体装置中的pn结的二极管工作，特性有可能降低。
[0049]本公开的目的在于，提供一种可以抑制伴随pn结二极管的工作而特性降低的碳化硅半导体装置。
[0050][本公开的效果][0051]根据本公开，可以抑制伴随pn结二极管的工作而特性降低。
[0052]以下对用于实施的方式进行说明。
[0053][本公开的实施方式的说明][0054]首先，列举本公开的实施方式进行说明。在以下的说明中，对相同或对应的要素标
注相同的附图标记，对它们不重复相同的说明。在本说明书中的结晶学的记载中，分别用[]表示单独的晶向，用＜＞表示组晶向，用()表示单独面，用{}表示组面。另外，结晶学上的指数为负，通常通过在数字的上方附加
“‑”
(横杠)来表现，但在本说明书中，在数字之前附加负的符号。
[0055]〔1〕本公开的一个方式所涉及的碳化硅半导体装置具备碳化硅基板，所述碳化硅基板具有第一主面和与所述第一主面相对的第二主面，在从垂直于所述第一主面的方向俯视观察时，所述碳化硅基板具有：元件区域，包含多个晶体管；以及终端区域，包围所述元件区域，包含第一肖特基势垒二极管，所述碳化硅基板具有：第一半本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅半导体装置，具备碳化硅基板，所述碳化硅基板具有第一主面和与所述第一主面相对的第二主面，在从垂直于所述第一主面的方向俯视观察时，所述碳化硅基板具有：元件区域，包含多个晶体管；以及终端区域，包围所述元件区域，包含第一肖特基势垒二极管，所述碳化硅基板具有：第一半导体区域，构成所述第二主面，具有第一导电型；第一面，位于所述第一主面与所述第二主面之间；以及第二半导体区域，设置在所述第一面上，具有与所述第一导电型不同的第二导电型，所述第二半导体区域具有设置在所述终端区域上并形成有第一开口的第一埋入区域，所述第一肖特基势垒二极管具有第一肖特基电极，所述第一肖特基电极设置在所述第一主面上，在从垂直于所述第一主面的方向俯视观察时，与所述第一开口重叠。2.根据权利要求1所述的碳化硅半导体装置，其中，所述第一开口具有矩形状的平面形状，所述第二半导体区域具有设置在所述元件区域的多个电场缓和区域，在从垂直于所述第一主面的方向俯视观察时，相邻的所述电场缓和区域之间的距离比所述第一开口的最短边的长度大。3.根据权利要求1或2所述的碳化硅半导体装置，其中，所述元件区域具有：活性区域，排列有多个所述晶体管；以及非活性区域，设置在所述活性区域的周围，...

【专利技术属性】
技术研发人员：内田光亮，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：