本发明专利技术公开了一种镀覆接线端，用于多层电子元件。为单片元件设置镀覆接线端，以消除或简化对典型的厚膜接线端带的需要。此技术消除了许多典型接线端问题且能以更细的间距形成更多的接线端，这尤其有益于更小的电子元件。利用选择性地延伸到多层元件的覆盖层的暴露内部电极接头和附加锚定接头部分引导并锚定本镀覆接线端。这种锚定接头可相对于芯片结构内或外定位，为附加金属镀覆材料的成核。单片结构的顶和底侧上的外部锚定接头可便于形成卷绕镀覆接线端。本技术可以采用多个单片多层元件，包括叉指电容、多层电容阵列和集成无源元件。可在自确定镀覆接线端的形成中可以采用各种不同的镀覆技术和接线端材料。
【技术实现步骤摘要】
本专利技术一般涉及用于多层电子元件的改进接线端部件，尤其涉及用于诸如电容器、电阻器等的多层电子部件或用于集成无源部件的镀覆接线端。本专利技术接线端设计采用内部和/或外部电极接头的选择性设置，从而便于镀覆电连接的形成。优选进行外部连接，由此消除或明显简化典型厚膜接线端带的使用。
技术介绍
许多现代电子元件封装成单片器件，并且可以在单个芯片封装内包括单个元件或多个元件。这种单片器件的一个具体例子是多层电容器或电容器阵列，对于所公开的技术而言，尤其引人注意地是带有叉指内部电极层和相应的电极接头的多层电容器。包括叉指电容器(IDC)技术特征的多层电容器的例子可以参照美国专利No.5,880,925(DuPré等人)和6,243,253B1(DuPré等人)。其它单片电子元件对应于将多个无源元件集成在单芯片结构内的器件。这种集成无源元件可以提供电阻器、电容器、电感器和/或其它无源元件的选定组合，这些元件形成为多层结构并且封装为单片电子器件。经常需要选择性接线端(selective termination)以便为各个单片电子元件形成电连接。需要多重接线端(multiple termination)以提供与集成单片器件的不同电子元件的电连接。还经常将多重接线端与IDC和其它多层阵列结合使用，以便减小不希望的电感水平。在多层元件中形成多重接线端的一个典型方式是通过穿过芯片结构的选定区域钻孔，并且用导电材料填充通孔，使得在器件的选定电极部分之中形成电连接。为本专利技术器件形成外部接线端的另一个方式是将玻璃基体中的银或铜的厚膜带施用于内部电极层的暴露部分，接着在接线端带(termination stripe)上镀覆附加的金属层，使得部件可焊接到基板上。在美国专利No.5,021,921(Sano等人)中公开了具有通过烧结的接线端和在其上镀覆的金属膜形成的外部电极的电子元件的例子。接线端的施用经常难以控制，并且会成为减小芯片尺寸的障碍。美国专利No.6,232,144 B1(McLoughlin)和6,214,685B1(Clinton等人)涉及在电子器件的选定区域上形成接线端的方法。电子元件不断收缩的尺寸使得在预定区域中以所需精度印刷接线端带变的尤为困难。一般用机器提供厚膜接线端带，而所述机器能抓牢芯片，并用专门设计的轮子提供选择的接线端。美国专利No.5,944,897(Braden)、5,863,331(Braden等人)、5,753,299(Garcia等人)和5,226,382(Braden)公开了有关向芯片结构提供接线端带的机械部件和步骤。对于电子芯片器件而言，元件尺寸的降低或接线端接点的数量的增加会使传统接线端加工中的分辨率限制变的尤为突出。当试图提供选择性接线端时会出现其它问题包括接线端焊盘的偏移、接线端的误定位使得内部电极接头露出或完全错过，以及遗失在重叠部分周围的接线端部分。但当施加的涂料状接线端材料的涂层太薄时或者当一部分接线端涂层涂到另一个上而导致接线端焊盘短路时，又会引起其它问题。围绕单片器件的电子接线端设置的这些和其它问题提出需要为电子芯片元件提供便宜和有效的接线端部件。随着元件的小型化，对于提供彼此不短接在一起的接线端，特别是在电路板附近定位多个元件时，美国专利No.6,380,619(Ahiko等人)提供了一种芯片型电子元件，其具有以预定距离与陶瓷基板的侧面隔开的外部电极。更加具体而言，其公开了与更加传统的五侧接线端相对的具有三侧接线端的电子元件。这种具有三侧接线端的元件更易于以彼此相邻的关系设置，并且不会把不同的元件接线端短接在一起。Ahiko等人公开的实施例包括向单个电极的薄露部分使用电镀膜。另一种与接线端应用有关的已知选择包括将多个单个的基板元件与掩模对齐。可以把部件装入专门设计的夹具中，例如在美国专利No.4,919,076(Lutz等人)中所公开的，然后通过掩模元件溅射。这通常是非常昂贵的制造工艺，因此希望提供其它有效并且具有更高成本效益的接线端。美国专利No.5,880,011(Zablotny等人)、5,770,476(Stone)、6,141,846(Miki)以及3,258,898(Garibotti)分别涉及用于各种电子元件的接线端的形成。涉及用于形成多层陶瓷器件的方法的其它背景参考文献包括美国专利No.4,811,164(Ling等人)、4,266,265(Maher)、4,241,378(Dorrian)、以及3,988,498(Maher)。虽然了解了电子元件及其接线端的领域中各种方案和可选部件，但没有一种设计表现出完全涵盖在此讨论的所有情况。据此，所有上述美国专利的公开内容全部被引入本申请中作为其参考。
技术实现思路
本专利技术认识并陈述了各种上述缺点以及其它关于电接线端和相关技术的特定方案。因此，广义上讲，本公开技术的主要目的是用于电子元件的改进接线端部件。具体而言，对所公开的接线端部件是镀覆形成的，并设计成消除或明显简化厚膜带，所述厚膜带典型地沿着用于接线端的单片器件部分进行印刷。本公开技术的另一个主要目的是提供一种方法，以引导通过内部电极接头的采用和附加锚定接头的选择性设置形成镀覆接线端。内部电极接头和附加锚定接头都可以便于确保安全可靠的外部镀覆层的形成。可以设置一般不提供内部电连接的锚定接头，以便提高外部接线端的连接性、更好的机械一体性和镀覆材料的沉积。本专利技术的另一个主要目的是提供用于电子元件的接线端部件，从而消除或简化常用的厚膜接线端带，仅需要镀覆接线端来实现外部电极连接。根据所公开的技术，镀覆材料可包括金属导体、电阻材料、和/或半导体材料。此专利技术接线端技术的再一个主要目的在于，可以根据不同的多层单片器件应用接线端部件，多层单片器件例如包括低电感多陶瓷电容器和电容器阵列、多层陶瓷电容器和电容器阵列、以及集成无源元件。集成无源元件可包括电阻器、电容器、变阻器、电感器、不平衡变压器、连接器和/或其它无源元件的选定组合。所公开专利技术的优点在于，无需采用接线端机械就可以获得用于电子元件的接线端部件，因此具备生产具有其它情况下无法获得的分辨率水平的外部接线端的能力。这种改进的接线端分辨率还可以在给定的元件区域中提供更多的接线端和具有更细间距的接线端。本技术的一般目的是提供接线端部件，它能够基于减小对焊料浸出的敏感性并降低绝缘电阻来实现有效的焊接。对露出电极部分和锚定接头部分的结构进行设计，使得选定的相邻露出接头部分以镀覆接线端材料来覆盖，而在不同的接线端定位之中没有不希望的桥接。本专利技术的另一目的在于，根据不同接线端结构的不同(包括改变外部接线端的数量和位置)应用所公开的技术。根据在此描述的各种不同的镀覆技术、可以通过在电子元件的外围露出的导电部件的存在而自确定的位置形成镀覆接线端。本专利技术镀覆接线端技术的再一个目的是以有利可靠的方式实现更便宜、更有效的电子元件的制造。在此的详细描述中列举出了，或者本领域技术人员根据在此的描述可以很容易地看出，本专利技术的其它目的和优点。并且本领域技术人员还应理解，在不脱离本专利技术实质和范围的情况下，依靠对其的参考，在不同的实施例的实践中和所公开技术的采用中，可以进行对在此具体描述的、供参考的、讨论的部件进行修改和变化。这种变化可以包括对于那些本文档来自技高网...
【技术保护点】
一种形成用于电子元件的化学镀覆接线端的方法，所述方法包括如下步骤：设置多个电子元件，每个电子元件包括选择性地插有多个内部电极部件的多个陶瓷基板层，其中所述内部电极部件的选定部分暴露于沿着电子元件外围的选定位置处；设置化学镀槽液；以及将所述多个电子元件浸入所述化学镀槽液中预定的时间，从而在所述多个电子元件上沉积接线端材料，以在选定的暴露内部电极部件之中形成各个桥接的接线端。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：安德鲁P里特，罗伯特海斯坦第二，约翰L加尔瓦格尼，斯里拉姆达塔格鲁，杰弗里A霍恩，
申请(专利权)人：阿维科斯公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。