镀覆接线端制造技术

一种多层电子元件，包括： 多个绝缘基板，各绝缘基板具有一上表面和一下表面，所述多个绝缘基板通过边缘横向地定界； 多个电极，插于所述多个绝缘基板之间，所述多个电极的特征在于沿着所述多个基板的至少一个边缘露出的其接头部分；以及 至少一个镀覆接线端材料层，连接选定的所述接头部分，其中所述接头部分彼此隔开一定距离，使得露出的接头部分对该镀覆接线端材料起形成核和引导点的作用。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及用于多层电子元件的改进接线端部件，尤其涉及用于多层电容器或集成无源元件的镀覆接线端。本专利技术接线端设计采用内部和/或外部电极接头的选择性设置，从而形成镀覆电连接。优选采用外部连接，由此消除或显著简化典型厚膜接线端带的使用。
技术介绍
许多现代电子元件封装成单片器件，可以包括在单个芯片封装中的单个元件或多个元件。这种单片器件的一个具体例子是多层电容器或电容器阵列，对于所公开的技术而言，尤其引人注意地是带有叉指内电极层和相应的电极接头的多层电容器。包括叉指电容器(IDC)技术特征的多层电容器的例子可以参照美国专利No.5,880,925(DuPré等人)和6,243,253 B1(DuPré等人)。其它单片电子元件对应于将多个无源元件集成为单芯片结构的器件。这种集成无源元件可以选自电阻器、电容器、电感器和/或其它无源元件的组合，这些元件形成为多层结构并以单片电子器件的方式封装。经常需要选择性接线端(selective termination)以便为各个单片电子元件形成电连接。需要多重接线端(multiple termination)以提供与集成单片器件的不同电子元件的电连接。还经常将多重接线端与IDC和其它多层阵列结合使用，以便减小不希望的电感水平。在多层元件中形成多重接线端的一个典型方式是通过穿过芯片结构的选定区域钻孔，并且用导电材料填充通孔，使得在器件的选定的电极部分之中形成电连接。为主题器件形成外部接线端的另一个方式是将玻璃基体中的银或铜的厚膜带施用于内部电极层的暴露部分，接着在接线端带(termination stripe)上镀覆附加的金属层，使得部件可焊接到基板上。在美国专利No.5,021,921(Sano等人)中公开了具有通过烧结的接线端和在其上镀覆金属膜形成的外部电极的电子元件的例子。接线端的施用经常难以控制，并且会成为减小芯片尺寸的障碍。美国专利Nos.6,232,144 B1(McLoughlin)和6,214,685B1(Clinton等人)涉及在电子器件的选定区域上形成接线端的方法。电子元件不断收缩的尺寸使得在预定区域中以所需精度印刷接线端带变的尤为困难。一般用机器提供厚膜接线端带，而所述机器能抓牢芯片，并用专门设计的轮子提供选择的接线端。美国专利No.5,944,897(Braden)、5,863,331(Braden等人)、5,753,299(Garcia等人)和5,226,382(Braden)公开了有关向芯片结构提供接线端带的机械部件和步骤。对于电子芯片器件而言，元件尺寸的降低或接线端接点的数量的增加会使传统接线端加工中的分辨率限制变的尤为突出。当试图提供选择性接线端时会出现其它问题，包括接线端焊盘的偏移、接线端焊盘的误定位使得内电极接头露出或完全失去，以及遗失在重叠部分周围的接线端部分。但当施加的涂料状接线端材料的涂层太薄时或者当一部分接线端涂层涂到另一个上而导致接线端焊盘短路时，又会引起其它问题。围绕单片器件的电子接线端设置的这些和其它问题提出需要为电子芯片元件提供便宜和有效的接线端部件。然而，与接线端应用有关的其它已知选择包括将多个各基板元件与掩模对齐。可以把部件装入专门设计的夹具中，例如在美国专利4919076(Lutz等人)中公开的那种，然后通过掩模元件溅射。这通常是非常昂贵的制造方法，因此希望提供其它有效并且具有更高成本效益的高效接线端。美国专利No.5,880,011(Zablotny等人)、5,770,476(Stone)、6,141,846(Miki)以及3,258,898(Garibotti)分别涉及用于各种电子元件的接线端形成方案。用于形成多层陶瓷器件的方法的其它背景参考包括美国专利No，4,811,164(Ling等人)、4,266,265(Maher)、4,241,378(Dorrian)以及3,988,498(Maher)。在了解了电子元件及其接线端的领域中各种方案和选择部件的同时，没有一种设计表现出完全涵盖在此讨论的所有情况。据此，所有上述美国专利的说明书都被引入本申请中作为参考。
技术实现思路
本专利技术认识并陈述了各种上述缺点以及其它关于电接线端和相关技术的特定方案。因此，广义上讲，本公开技术的主要目的是用于电子元件的改进接线端部件。具体而言，对所公开的接线端部件是镀覆形成的，并设计成消除或明显简化厚膜带，所述厚膜带典型地沿着用于接线端的单片器件部分进行印刷。本公开技术的另一个主要目的是提供一种方法，以引导通过内电极接头的采用和附加锚定接头的选择性设置形成镀覆接线端。内电极接头和附加锚定接头都可以确保安全可靠的外部镀覆的形成。可以提供一般不提供内部电连接的锚定接头，以便提高外部接线端的连接性、更好的机械一体性和镀覆材料的沉积。本专利技术的另一个主要目的是提供用于电子元件的接线端部件，从而消除或简化常用的厚膜接线端带，仅需要镀覆接线端来实现外部电极连接。根据所公开的技术，镀覆材料可包括金属导体、电阻材料、和/或半导体材料。此专利技术接线端技术的再一个主要目的在于，可以根据不同的多层单片器件应用接线端部件，多层单片器件例如包括叉指电容器、多层电容器阵列和集成无源元件。集成无源元件可包括电阻器、电容器、变阻器、电感器、不平衡变压器、连接器和/或其它无源元件的选定组合。所公开专利技术的优点在于，无需采用接线端机械就可以获得用于电子元件的接线端部件，因此具备生产具有其它情况下无法获得的分辨率水平的外部接线端的能力。这种改进的接线端分辨率还可以在给定的元件区域中提供更多的接线端和具有更细间距的接线端。本技术的一般目的是提供接线端部件，它能够基于减小对焊料浸出的敏感性并降低绝缘电阻来实现有效的焊接。对露出电极部分和锚定接头部分的结构进行设计，使得选定的相邻露出接头部分以镀覆接线端材料来覆盖，而在不同的接线端定位之中没有不希望的桥接。本专利技术的另一目的在于，根据不同接线端结构的不同(包括改变外部接线端的数量和位置)应用所公开的技术，。根据在此描述的各种不同的镀覆技术、可以通过在电子元件的外围露出的导电元件存在而自确定的位置形成镀覆接线端。本专利技术镀覆接线端技术的再一个目的是以有利可靠的方式实现更便宜、更有效的电子元件的制造。在此的详细描述中列举出了，或者本领域技术人员根据在此的描述可以很容易地看出，本专利技术的其它目的和优点。并且本领域技术人员还应理解，在不脱离本专利技术实质和范围的情况下，依靠对其的参考，在不同的实施例的实践中和所公开技术的采用中，可以进行对在此具体描述的、供参考的、讨论的部件进行修改和变化。这种变化可以包括对于那些所示的、引作参考的、或讨论的等效装置和部件或材料的替换以及各种部件、特征等的功能、操作或相反定位的替换，但并不限于此。此外应理解，本专利技术的不同实施例以及不同优选实施例可包括本公开的部件或元件或其等效物的各种组合或构成(包括图中未明确示出的或在详细描述中未明确表达的部件的组合或其结构)。本专利技术的第一典型实施例涉及带有涂覆接线端的多层电子元件。这种多层电子元件可优选包括带有多个插于基板层中的电极的多个绝缘基板层。每个电极优选具有至少一个从其延伸接头部分，该接头部分沿着多个绝缘基板的选定边缘露出。选定的露出电极接头部分优选彼此以预定的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层电子元件，包括多个绝缘基板，各绝缘基板具有一上表面和一下表面，所述多个绝缘基板通过边缘横向地定界；多个电极，插于所述多个绝缘基板之间，所述多个电极的特征在于沿着所述多个基板的至少一个边缘露出的其接头部分；以及至少一个镀覆接线端材料层，连接选定的所述接头部分，其中所述接头部分彼此隔开一定距离，使得露出的接头部分对该镀覆接线端材料起形成核和引导点的作用。2.根据权利要求1的多层电子元件，还包括在所述多个绝缘基板的所述表面中的至少一个上的至少一个电绝缘锚定接头，所述至少一个锚定接头的特征在于具有在所述多个基板的边缘露出的其一部分。3.根据权利要求2的多层电子元件，其中所述镀覆接线端材料层连接选定的所述多个电极的选定的所述露出的接头部分与所述至少一个电绝缘锚定接头的露出部分。4.根据权利要求2的多层电子元件，其中选定的所述电极的选定的所述露出接头部分和所述至少一个电绝缘锚定接头的露出部分在所述多个绝缘基板的边缘以纵列对齐。5.根据权利要求1的多层电子元件，其中所述镀覆接线端材料层包括金属导电材料、电阻材料或半导体材料。6.根据权利要求1的多层电子元件，其中所述镀覆接线端材料层包括多个材料层。7.根据权利要求1的多层电子元件，其中所述镀覆接线端材料层包括多个电性不同的材料层。8.根据权利要求7的多层电子元件，其中所述多个电性不同的材料层包括至少一个夹在导电材料层之间的电阻材料层。9.一种多层电子元件，包括多个介电层，所述多个介电层的每一个通过边缘横向地定界；多个电极层，插于所述多个介电层之间，所述多个电极层的选定的几层具有在所述多个介电层的选定边缘露出的接头部分；多个电绝缘锚定接头，插于选定的所述多个介电层之中并在选定的所述多个介电层的选定的边缘露出；以及至少一个接线端层，连接选定的所述多个露出的电绝缘锚定接头和选定的所述多个电极层的露出的接头部分。10.根据权利要求9的多层电子元件，其中设置多重接线端材料层，其中选定的所述多重接线端材料层连接选定的所述多个电极层的选定的所述露出的接头部分和选定的所述多个电绝缘锚定接头的露出部分。11.根据权利要求10的多层电子元件，其中所述选定的所述电极层的选定的所述露出的接头部分和所述多个电绝缘锚定接头的选定的所述露出部分在所述多个介电层的选定的边缘以纵列对齐。12.根据权利要求9的多层电子元件，其中所述选定的露出接头部分和选定的露出锚定接头彼此隔开一定的距离，使得所述接头对该至少一个接线端层起形成核和引导点的作用。13.根据权利要求12的多层电子元件，其中所述至少一个接线端层包括金属导电材料、电阻材料或半导体材料。14.根据权利要求12的多层电子元件，其中所述至少一个接线端层包括多个材料层。15.根据权利要求12的多层电子元件，其中所述至少一个接线端层包括多个电性不同的材料层。16.根据权利要求15的多层电子元件，其中所述多个电性不同的材料层包括至少一个夹在导电材料层之间的电阻材料层。17.根据权利要求9的多层电子元件，其中所述多个介电层包括最顶层和最底层，其中选定的所述多个电绝缘锚定接头在所述最顶层的顶部和所述最底层的底部的选定边缘处露出。18.根据权利要求17的多层电子元件，其中设置多重接线端材料层，其中选定的所述多个层连接选定的所述多个电极层的选定的所述露出接头部分和所述多个电绝缘锚定接头的选定的所述露出部分。19.根据权利要求18的多层电子元件，其中选定的所述电极层的选定的所述露出的接头部分和选定的所述多个电绝缘锚定接头在所述多个介电层的选定边缘以纵列对齐。20.根据权利要求17的多层电子元件，其中在所述电极层的所述接头部分和所述锚定接头的露出部分上镀覆所述至少一个接线端层，所述电极层的所述接头部分和所述锚定接头彼此隔开一定距离，使得所述电极层的所述接头部分和所述锚定接头的露出部分对该至少一个接线端层起形成核和引导点的作用。21.根据权利要求20的多层电子元件，其中所述至少一个接线端层包括金属导电材料、电阻材料或半导体材料。22.根据权利要求20的多层电子元件，其中所述至少一个接线端层包括多个材料层。23.根据权利要求20的多层电子元件，其中所述至少一个接线端层包括多个电性不同的材料层。24.根据权利要求23的多层电子元件，其中所述多个电性不同的材料层包括至少一个夹在导电材料层之间的电阻材料层。25.根据权利要求17的多层电子元件，其中所述至少一个接线端层卷绕在所述最高介电层的所述顶部、最低介电层的所述底部和...

【专利技术属性】
技术研发人员：约翰·L·高尔瓦格尼，罗伯特·海斯坦第二，安德鲁·里特，斯里拉姆·达他古鲁，
申请(专利权)人：阿维科斯公司，
类型：发明
国别省市：